Множительное устройство

10 Недостатком известного устройства является большой объем оборудования, обусловленный наличием вто рой и третьей схем сравнения, а также большой информационной емкостью блока памяти, которая равна Р9 М (32 ФЗВ(8. 55 Целью изобретения является упрощение устройства,Изобретение относится к вычислительной технике и может быть использовано также в устройствах автоматики,Известно множительное устройство,содержащее регистры сомножителей ипроизведения, коммутатор и блок папяти, схему сравнения 1.Недостатком данного устройстваявляется сложность, обусловленнаясложностью блока памяти, информационная емкость которого равнаР = Н(Б + 1)(2 слов, где И = 2",.ои - число разрядов сомножителей,Наиболее близким к изобретениютехническим решением является множительное устройство, содержащеерегистры сомножителей, регистр про.изведения, блок памяти, коммутатор,первую, вторую и третью схемы сравкения и дешифратор, причем выходырегистров сомножителей соединенысоответственно с первой и второйгруппами входов первой схемы сравнения и первой и второй группами информационных входов коммутатора,управляющий вход которого соединенс выходом первой схемы сравнения,выходы .первой и второй групп коммутатора соединены соответственно садресными входами блока памяти,выходы которого соединены с входамирегистра произведения, первые груп-пы входов второй и третьей схемсравнения соединены соответственно35с выходами первой и второй группкоммутатора, вторые группы входоввторой и третьей схем сравнения соединены соответственно с первой ивторой группами входов констант уст ройства, выходы второй и третьейсхем сравнения соединены соответственно с первым и вторым входамидешифратора, выходы которого соединены с соответствующими управляющими входами блока памяти 23. Поставленная цель достигается тем, что в множительное устройство, содержащее регистры сомножителей, регистр произведения, блок памяти, коммутатор, схему сравнения и дешифратор, причем выходы регистров сомножителей соединены соответственно с первой и второй группами входов схемы сравнения и первой и второй группами информационных входов коммутатора, управляющий вход которого соединен с выходом схемы сравнения, выходы первой и второй групп коммутатора соединены соответственно с адресными входами блока памяти, выходы которого соединены с входами регистра произведения, введена группа элементов ИЛИ, причем в старших выходов первой и второй групп коммутатора соединены соответственнос входами дешифратора, выходы группкоторого соединены с входами соответствующих элементов ИЛИ группы,выходы которых соединены с соответствующими управляющими входами блокапамяти,На фиг. 1 приведена структурнаясхема устройства; на фиг. 2 -диаграмма распределения памяти прип=2, ч,:6,Множительное устройство содержитрегистры 1 и 2 сомножителей, регистр3 произведения, блок 4 памяти, коммутатор 5, схему 6 сравнения и дешифратор 7, причем выходы регистрови 2 сомножителей соединены соответственно с первой и второй группами входов схемы 6 сравнения ипервой и второй группами информационных входов коммутатора 5, управляющий вход которого соединен свыходом схемы 6 сравнения, выходыпервой и второй групп коммутатора 5соединены соответственно с адресными входами блока памяти, выходыкоторого соединены с входами регистра 3 произведения, а также группу 8элементов ИЛИ, причем в старшихвыходов первой и второй групп коммутатора 5 соединены соответственнос входами дешифратора 7, выходыгрупп которого соединены с входамисоответствующих групп 8 элементовИЛИ, выходы которых соединены с соответствующими управляющими входамиблока 4 памяти,Множительное устройство работаетследующим образом.1149250 4фиг. 2 - приведены значения СЗР Хи У , что позволяет провести однозначную идентификацию номера массива путем анализа СЗР Х5 Результаты этого анализа приведеныв таблице. Графа 1 этой таблицысоответствует двум СЗР, которые подаются на первую группу входов дешифратора 7 с весами "один"Ю и "два". Графа 2 соответствует двумСЗР Х , которые подаются на вторуюгруппу входов дешифратора 7 с весами "четыре" и "восемь". Хгу Х гг Хн ХУ = 3,Сомножители Х и У параллельным кодом поступают через коммутатор 5 на первую и вторую группы входов 15 блока 4 памяти. Эти группы входов блока 4 памяти являются адресными, поэтому коды сомножителей совместно определяют адрес ячейки, в которой хранится цифровой код произве дения соответствующих сомножителей. Этот цифровой код считывается в регистр 3 произведения. Коммутатор 5, схема 6 сравнения, дешифратор 7, группа 8 элементов ИЛИ используют ся для уменьшения информационной емкости блока 4 памяти. Причем коммутатор 5 и схема 6 сравнения осуществляют эту функцию, используя перестановочность действия умножения.30 Дальнейшее упрощение устройства связано с разбиением блока 4 памяти на массивы, внутри которых осуществляется дискретизация с шагамн ЙХ и ЬУ , кратными минимальновозможным дХ , дУ. В предлагаемом устройстве блок 4 памяти разбит на шесть массивов (на фиг. 2 различные массивы выделены штриховкой с различным наклоном), для иден тификации которых достаточно рассмотреть по два старших значащих разряда (СЗР) Х и У, т.е, в= 2. Внутри каждого из этих массивов дискретизация осуществляется с раз личными шагами: в массиве 1 ЬХмннЬУмин в ассиве2 Ь" мин, дУ , в массиве 111 4 ЬХмин г ЬУмнн, в массиве 1 Ч - 2 ЬХмнн, 2 ЬУмнн, в массиве Ч - 5 О 4 ЬХмнн, 2 ЬУмннв массиве 71- 4 ЬХ мин, 4 ЬУ,нн.Увеличение шага дискретизациив два (четыре) раза в некоторых массивах способствует уменьшению числаячеек памяти для хранения произведений, а значит, способствует уменьшению объема. оборудования. На гз 15 10 10 10 10 01 01 00008 12 3 10 10 4 О 1 01 01 8 5 00 00 0 6 00 В регистрах 1 и 2 сомножителей хранятся коды мантисс сомножителейи У (предполагается, что знаки сомножителей обрабатываются отдельно), причем где Х Е 01, г = 1,н 1 Графа 3 соответствует номеру выхода в группе выходов дешифратора 7, который активизируется соответ-. ствующей комбинацией кодов на его входе. Графа 4 соответствует номеру массива блока 4 памяти, управляющий вход которого связан с выходом в группе выходов дешифратора 7, номер которого приведен в графе 3 таблицы.Суммарная информационная емкость блока 4 памяти при разбиении его на шесть массивов составляет величину Р 2 =.Е Р= 121 Я /512 Ф 11 М/32г:1149250 ь В.ГусевЦГУНОЯВ СостаТехред Куска Редактор Т.Кугрыщ 1894/34 Тираж 730 ВНИИПИ Государственного по делам изобретений и 113035, Москва, Ж, РаПодннснооиитеа СССРоткригийаская на б.,д. 4 Сачент", г Ужгор оект Преимущество иредлагаеиого уст- Формула (2) показывает, что ройства по сравнению с известньк . при ЫМО информационная емкость блопроявляется в уиеньиении информа- ка 4 памяти данного устройства в ционной емкости блока 4 памяти. 1,2 раза меньше информационной емКоличестиенно это уменьшение может кости блока памяти известного. При характеризовать коэффициент Ь , этом данное устройство содержит определенный следукяцим образом одну схему 6 сравнения вместотрех в известном, что призодит кР 9 Я /32 + ЗИ/8 2дополнительному упрощении устройства, В в Р 121 и /512+ 11 Ы/32" Используя описанные. выше принципы,иожно пос троит ь множит жьное устройство с в ) 2ф