Устройство для формирования тестов диагностики дискретных блоков

(19) (11) СОЮЗ СОВЕТСНИСОЦИАЛИСТИЧЕСНИРЕСПУБЛИН 4151) С 0 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ ИЗОБРЕТЕНИЯ ОПИСАН АВТОРСКОМ ЕТЕЛЬСТВУ(прототип). Бюл. В 13ов и В.В.Павленк металлургически и др. Диагностикых вычислительных р". 1972 с свидетельство ССС 06 Р 11/26, 1975 ДЛЯ фОРИИРОВАКИ ДИСКРЕТНЫХлок индикации,одных последоваравления, приирования входтей соединеныемого блока,с я тем, что, сродействияведены шифратор,яти, элементпа из2 И-НЕ, регистр и узлов контроля (и - число выходов контролируемого блока), каждый из которых содержит два элемента НЕ, два элемента И, два триггера и два формирователя импульсов, блок управ ления содержит переключатель "Режим работы", триггер, четыре элемента И и два элемента ИЛИ, причем нулевой и единичный входы триггера блока управления через перекпючатель "Режим работы" соединены с шиной нулевого потенциала, единичныйФ(54)(57) УСТРОЙСТВОНИЯ ТЕСТОВ ДИАГНОСТБПОКОВ, содержащееблок формирования втельностей и блок упчем входы блока форных последовательнос входами контролиротличающеецелью повышения бысустройства, в негоблок регистровой,пам выход триггера блока управления соединен с первыми входами первого, второго и третьего элементов И блока управления, выходы которых соединены соответственно с первым входом первого элемента ИЛИ блока управления, счетно входом счетчика и входом сброса блока регистровой памяти, информационные входы и выходы которого соединены. соответственно с выходами и информационными входами счетчика, нулевой выход триггера блока управления соединен с первым входом четвертого элемента И, выход которого соединен с вторьи входоме первого, элемента ИЛИ блока управления, выход которого соединен с входом обращения блока регистровой памяти, второй и третий входы первого элемента И блока управления соединены соответственно с выходом второго элемента ИЛИ блока управления и выходом элемента И-НЕ, входы которого соединены с соответствующими выходами регистра, информационные входы которого соединены с выходами шифратора, вторые входы второго и четвертого элементов И блока управ. ления объединены и являются входом синхронизации устройства, третьи входы второго и четвертого элементов И,блока управления объединены и являются входом запуска устройства, второй вход третьего элемента И бло- фф ка управления, установочные входы счетчика и регистра, первые входы установки в "0" первого и второго триггеров всех узлов контроля объединены и являются входом сброса устройства, в каждом узле контроля выходы9265 114 первого и второго элементов НЕ соеди" иены с первыми входами соответствен-но первого и второго элементов И, выходы которых соединены с единичными входами соответственно первого и второго триггеров, единичные выходы которых соединены соответственно с первыми и вторыми входами Формирователей импульсов, вторые входы установки в "О" первого и второго триггеров соединены с выходом первого формирователя импульсов, вторые входы первого и второго элементов И каждого узла контроля объединены с входамивторого и первого элементов НЕ соответственно, вторые входы первогои второго элементов И всех узловконтроля соединены попарно со всемивозможными парами выходов контролируемого блока, выходы первых и вторых формирователей импульсов узловконтроля соединены соответственнос входами шифратора и с входами второго элемента ИЛИ блока управления,выходы регистра соединены с входамиблока индикации,Изобретение относится к вычислительной технике и устройствам автоматики и может быть использовано для построения диагностических тестов дискретных схем и их диагностики. 5Известны устройства, применимые для достаточно широкого класса дискретных схем (комбинационных и последовательностных), выполненных на базе больших ЭВМ, в которых используют 0 алгоритмический метод построениядиагностических тестов 1 .Эти устройства ориентированы на проверку схемной платы как целого и могут найти лишь ограниченное при- И менение в производственных условиях, Трудности практической реализации таких устройств вызваны высокими требованиями к уровню квалификации программистов, слишком большим объ- гОемом исходной и промежуточной информации, а также необходимостью выполнения громадного числа операций даже для сравнительно небольших диск-.ретных схем. г 5Наиболее близким к предлагаемому по технической сущности являетсяустройство для формирования тестовдискретных автоматов, содержащееиндикатор тестовых наборов и блок ЗОуправления, соединенный с входомкоммутатора переменных логическихфункций, выходы которого соединеныс входами коммутатора переменныхэлементарных конъюнкций, а также дешифратор, причем выходы коммутатора переменных элементарных конъюнкций соединены с входами дешифратора, выходы которого соединены с индикатором тестовых наборов 2 .Недостатком известного устройства является то, что оно применимо только для комбинационных схем, а также трудоемкость получения контрольной диэъюнктивной нормальной Формы (КДНФ) и ее инверсии по логической Функции, реализуемой ди- агностируемой схемой, поскольку элек;ронные схемы, применяемые в настоящее время в нромыщленности, имеют разветвленную логическую структуру с большим числом входов и выходов. Не менее трудоемка механическая коммутация переменных, входящих в эти КДНФ, что приводит к большим затратам времени на формирование тестов.Целью изобретения является повыше ние быстродействия устройства.Поставленная цель достигается тем, что в устройство для формирования тестов диагностики дискретных блоков, содержащее блок индикации, блок Формирования входных последовательностей и блок управления, причем выходы блока Формирования входных последовательностей соединены со входами контролируемого блока, введены шифратор, блок регистровой памяти, элемент И-НЕ, регистр ип(п)группа иэ узлов контроля (и - число выходов контролируемого блока), каждый из которых содержитдва элемента НЕ, два элемента И,два триггера и два формирователя импульсов, блок управления содержитпереключатель "Режим работы", триггер, четыре элемента И и два элемента ИЛИ, причем нулевой и единичныйвходы триггера блока упранления через переключатель "Режим работы" соединен с шиной нулевого потенциала,единичный выход блока управления соединен с первыми входами первого,второго и третьего элементов И блокауправления, выходы которых соединенысоответственно с первым входом первого элемента ИЛИ блока управления, 15счетно входом счетчика и входомсброса блока регистровой памяти,информационные входы и выходы которого соединены соответственно с выходами и информационными входами счетчика, нулевой выход триггера блокауправления соединен с первым входомчетвертого элемейта И, выход которого соединен со вторым входом первого элемента ИЛИ блока управления, 25выход которого соединен со входомобращения блока регистровой памяти,второй и третий входы первого элемента И блока управления соединенысоответственно с выходом второго З 0элемента ИЛИ блока управления и выходом элемента И-НЕ, входы которогосоединены с соответствующими выходами регистра, информационные входыкоторого соединены с выходами шифра- З 5тора, вторые входы второго и четвер-.того элементов И блока управленияобъединены и являются входом синхронизации устройства, третьи входывторого и четвертого элементов И 40блока управления объединены и являются входом запуска устройства, второйнход третьего элемента И блока управления, установочные входы счетчикаи регистра, первые входы установкив "0" первого и второго триггероввсех узлов контроля объединены и являются входом сброса устройства, вкаждом узле контроля выходы первогои второго элементов НЕ соединены с 50первыми входами сбответственно первого и второго элементов И, выходыкоторых соединены с единичнымивходами соответственно первого и второго триггеров, единичные выходыкоторых соединены соответстненно спервьии и вторыми входами двух формиронателей импульсон, вторые входы установки в "0" первого и второго триггеров соединены с выходом первого формирователя импульсов, вторые входы первого и второго элементов И каждого узла контроля объединены со входами второго и первого элементов НЕ соответственно, вторые входы первого и второго элементов И всех узлов контроля соединены попарно со всеми возможными парами выходов контролируемого блока, выходы первых и вторых формиронателей импульсов узлов контроля соединены соответственно со входами шифратора и со входами второго элемента ИЛИ блока управления, выходы регистра соединены со входами блока индикации.На фиг. 1 изображена функциональная схема устройства для формирования тестов диагностики дискретных блоков, на фиг. 2 - функциональная схема узла контроля; на фиг. 3 функциональная схема блока управления на фиг. 4 - соединение группыузлов контроля четырьмя выходамиконтролируемого блока и пример построения шифратора для этого случая.Устройство содержит счетчик 1, контролируемый блок 2, блок 3 регистровой памяти, блок 4 управления, группу 5 узлов контроля, регистр 6, блок 7 индикации, шифратор 8, элемент И-НЕ 9 (фиг,1) .Узел контроля группы 5 содержит триггеры 10 и 11, формирователи 12 и 13 импульсов, элементы И 14 и 15, элементы НЕ 16 и 17 (фиг,2).Блок 4 управления содержит элементы И 18-21, элементы ИЛИ 22 и 23, триггер 24 и переключатель 25 режима работы (фиг.3).Первый формирователь 12 импульсов формирует импульс при установке в единичное состояние обоих триггеров 10 и 11, а второй формирователь 12 импульсов - при устанонке в единичное состояние любого из триггеров 10 и 1 1.Шифратор 8 состоит из группы 26элементов ИЛИ (фиг.4). Задача, решаемая предлагаемыустройством, сводится .к тому, чтобыиз множества наборов (кодовых комбинаций), подаваемых на входы контролируемого объекта, отобрать такую их последовательность, которая является тестом для данного объекта.Под диагностическим тестом пони 1149265мается такое подмножество множества входных наборов, которое позволит обнаружить и локализовать неисправность путем указания двух точек на схеме диагностируемого объекта, 5 расположенных на линии распространения сигнала, между которьви находится неисправный элемент.Построение теста производится по заведомо исправной схеме. Обработка информации в устройстве ведется параллельно и независимо каждым узлом контроля группы 5 путем учета изменения состояний элементов диагностируемого объекта, 15Устройство работает следующим образом.Переключателем 25 блока 4 управления устанавливается требуемый режим работы, например, режим построе ния теста. При этом разрешающий потенциал подается на элементы И 18, 19 и 21. Затем все элементы с памятью устройства для построения теста, а также контролируемый блок, если он 25 последовательностный, устанавливаются в исходное состояние, Сброс блока 3 регистровой памяти происходит благодаря разрешающему потенциалу на первом входе элемента И 19. После 30 появления сигнала запуска устройства синхроимпульс проходит на счетный вход счетчика 1. Первая кодовая комбинация, генерируемая счетчиком 1, снимается с его выходов и в парал- д лельном коде подается на входы контролируемого блока 2 и на информационные входы блока 3 регистровой памяти. Входные сигналы узлов контроля группы 5, представляющие собой логичес кие уровни на контрольных точках контролируемого блока, попадают на входы элементов НЕ 16 и 17 и вторые входы элементов И 14 и 15. На выходе элемента И 14 (15) появится единич" 45 иый сигнал в том случае, если на втором входе первого элемента И 14 уровень соответствует логической единице, а на втором входе второго элемента И 15 - логическому нулю. Появ ление сигнала на выходе элемента И 14 (15) вызовет срабатывание триггера 10 (11) и появление сигнала на выходе второго формирователя 13 импульсов, который через элементы 55 ИЛИ 23, И 21 и ИЛИ 22 блока 4 управления произведет занесение текущей кодовой комбинации в блок 3 регистровой памяти, выполненный, например,на сдвиговых регистрах. На третьемвходе первого элемента И 21 в этовремя поддерживается разрешающий потенциал, поступающий от элементаИ-НЕ 9, По следующему синхроимпульсусчетчик 1 выдает очередную кодовуюкомбинацию, и работа устройства продолжается аналогичным образом. В случае, когда ни один из узлов контролягруппы 5 не сработал, работа устройства отличается лишь тем, что соответствующая кодовая комбинация в память не заносится и, следовательно,не будет использована в качестветестовой.При взаимном инвертировании сигналов на вторьм входах элементов И 14и 15 произойдет срабатывание второго триггера узла контроля группы 5.Формирователь 12 импульсов выявитфакт срабатывания обоих триггерови выдаст импульс на соответствующийвход шифратора 8. Одновременно произойдет сброс триггеров 10 и 11,Импульс с выхода узла контроля группы 5 поступит на входы двух соответствующих элементов ИЛИ 26 шифратора8 (фиг.4) и установит в единицу соответствующие разряды в регистре 6.Описанные циклы в работе устройстваповторяются до тех пор, пока для .каждой контрольной точки контролируемого блока не будут получены взаимно инвертированные значения сигналов по отношению к еще хотя бы одной контрольной точке этого объекта, т.е. пока не сработают обаэлемента И 14 и 15 узла контролягруппы 5, подключенного к даннымточкам. Например, для контрольнойточки 8 (фиг.4) это будет один изузлов контроля группы 5, связывающий ее с точками а, 6, 2 . При этомв блоке 3 регистровой памяти будутзафиксированы две входные кодовыекомбинации. Эти кодовые комбинацииявляются тестовыми для контрольныхточек, подключенных к входам сработавшего узла анализа. Аналогично будут занесены в блок памяти тестовыекодовые комбинации для остальныхконтрольных точек диагностируемогообъекта. Полученная последовательность таких комбинаций будет тестовой для данного набора точек,Установка всех разрядов регистэа 6 в единицу отмечает завершениелроцесса построения теста. На выходе элемента И-НЕ 9 появляется низкий уровень, который блокирует поступление импульсов обращения на блок 3 регистровой памяти. Содержимое регистра 6 отображается на блоке 7 индикации.При диагностике неисправностей полученньм тестом входы узлов контроля группы 5 подключаются к тем же точкам контролируемого блока 2, к которым они были подключены при его построении. Переключатель 25 режима работы блока 4 управления устанавливается в режим диагностики и производится общий сброс (блок 3 памяти при этом не сбрасывается, так как элемент И 19 заблокирован). С триггера 24 разрешающий потенциал подается на вход элемента И 20 и при поступлении сигнала запуска устройства импульсы синхронизации через элемент ИЛИ 22 проходят на блок 3 регистровой памяти. С блока памяти хранящаяся в нем тестовая последовательность в параллельном коде потактно поступает на информационные входы счетчика 1 и оттуда без изме нений проходит на входы контролируемого блока 2. Если неисправность в нем отсутствует, в блоке 7 индикации регистрируется срабатывание всех узлов контроля группы 5. При наличии неисправности в цепи между какой-нибудь парой контрольных точек, подключенных ко входам узлов контроля группы 5, свечение индикаторов, соответствующих данной паре точек, отсутствует. Важным преимуществом предлагаемого устройства по сравнению с известным является большая скорость фор мирования теста за счет автоматизации этого процесса, а также возможность применения этого же устройства для диагностики неисправностей полученным тестом,1149265Рог. Г Фйнжа устамо юу Р ФЙЦ(ФКУ710 Подйиаеаое т 4 ВЗВфйГ е Уйюоуо ЯЮВ Заказ 1149265