Устройство для подсчета количества единиц

,11492 1(59 6 06 Р 7/ ОПИСАНИЕ ИЗОБРЕТЕНИК АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Авторское свидетельство СССР У 450160, кл. С 06 Р 5/02, 1972.Заявка Франции В 2454 136, кл. С 06 Р 7/50, опублик. 1980, (54)(57) УСТРОЙСТВО ДЛЯ ПОДСЧЕТА КОЛИЧЕСТВА ЕДИНИЦ, содержащее входной и выходной регистры, преобразователи двоичного кода в код количества единиц, суммирующие узлы, каждый из которых содержит комбинационный сумматор, причем входы преобразователей двоичного кода в код количества единиц соединены с выходами соответствующих групп разрядов входного регистра, о т л и ч а ющ е е с я тем, что, с целью расширения функциональных возможностей за счет организации подсчета количества единиц в. различных группах заданной длины, в каздый суммирующий узел введены два коммутатора, причем первая и вторая группы входов комбинационного сумматора д-го суммирующего узла первого яруса соединены с выходами (2 х)-го и2-го преобразователей двоичногокода в код количества единиц соответственно (д = 1, , а/2 а -количество групп разрядов входногорегистра), в каждом суммирующемузле первая и вторая группы информационных входов первого коммутатора соединены с первой группойвходов комбинационного сумматораи шиной значения "0" устройствасоответственно, первая и втораягруппы информационных. входов второго коммутатора соединены. с выходами и второй группой входов комбинационного сумматора соответствЕнно,первая и вторая группы входов комбинационного сумматора 1-го суммирующего узла К-го яруса (К = 2,0 о 8 а ) - 1 2 йо 2 фф )соединены с выходами вторых коимутаторов (21-1)-го и 21-го суммирующих узлов (К)-го яруса, выходыпервых коммутаторов всех суммирующих узлов и выход второго коммутатора (Юо 8а)-го яруса соединеныс входами выходного регистра, управляющие входы коимутаторов Х-гояруса ( = 1, , Мо а) соединены с -м входом настройкиустройства.0 15 35 40 45 55 Изобретение относится к вычислительной технике и предназначено дляподсчета количества единиц в двоичных числах.Целью изобретения является расширение функциональных возможностей за счет организации подсчетаколичества единиц в различных группах заданной длины.На фиг. 1 приведена структурнаясхема устройства для подсчета количества единиц; на Фиг. 2 - структурная схема суммирующего узла.Устройство для подсчета количества единиц содержит входной регистр1, преобразователи 2 двоичного кода в код количества единиц, суммирующие узлы 3. 1-3,Ь, выходной ре-гистр 4, управляющие входы 5.15.Ь.Суммирующий узел включает комбинационный сумматор 6, первый коммутатор 7, второй коммутатор 8, вход9 первого слагаемого, вход 10 второго слагаемого, выходы 11 и 12 суммирующего узла,Устройство работает следующимобразом.На входной регистр 1 (Фиг. 1)помещается двоичное число, в котором (или в заданных группах которо"го) требуется подсчитать количество единиц. С выходов входного регистра 1 информация поступает навходы преобразователей 2 двоичного кода в код количества единиц,с выходов которых полученные кодыколичества единиц поступают на суммирующие узлы 3.1 первого яруса,Результат, полученный на выходе12 суммирующего узла 3,1 2-го яруса, является одним из слагаемыхдля суммирующего узла 3(01) К"гояруса, где К = 2, , Хор в.При требонании Формирования результирующих сумм единиц в группахзаданной длины только в младшихразрядах аналогичных групп разрядоввыходного регистра 4 минимальнаяразрядность группы определяетсявыражением пщз, Хоя Ю, гдеи - минимальная разрядность группы; М - разрядность входного регистра 1, Группы, в которых одновременно подсчитывается количество единиц, должны быть равной разрядности кратной степени два. Число преобразователей 2 двоичного кода в код количества единиц выбираетсяйравным- шмииРазрядность каждого суммирующего узла 3.1 1-го яруса определяется как + Хор и . а их количество какИ/2 = /2 = 2 Суммирующий узел 3.1 с номером(фиг. 2) принимает по входам 9 и 10 информацию с выходов 12 суммирующих узлов 3.(1 - 1) или с выходов преобразователей 2 двоичного кода в код количества единиц для1 с номерами (21 - 1) и 21 соответственно. Информация с входа 9 поступает на первую группу информационных входов первого коммутатора 7, имеющего разрядность, равную разрядности суммирующего узла 3.1 , и первую группу входов комбинационного сумматора 6, Информация с входа 10 поступает на первую группу информационных входов второго коммутатора 8 и на вторую группу входов комбинационного сумматора б. Сумма, сформированная на выходах комбинационного сумматора 6, поступает на вторую группу информационных входов второго коммутатора 8. Таким образом, при разрешающем потенциале "1" на управляющем входе 5.1 к выходам 11 и 12 суммирующего узла подключаются соответственно вторые входы первого и второго коммутаторов 7 и 8. Для получения на выходе 11, соединенного с соответствующими разрядами выходного регистра 4, нулевой информации при разрешающем потевциале на управляющем входе 5.1: вторая группа информационных входов соединена с шиной значения "0" устройстваПри отсутствии разрешающего потенциала на управляющем входе 5,1 на выходы 11 и 12 суммирующего узла поступает информация с входов первого и второго слагаемых соответственно.Дпя Формирования в выходном регистре 4 суммы единиц в группах по 2 и разрядов (а = О, 1,1 ояш) необходимо на все ярусы, для которых 1 йа, подать разрешающий потенциал на их управляющие входы 5,Р3В предлагаемом устройстве для подсчета единиц обеспечивается динамическая перестройка для одновременной обработки групп разрядов различные реконфигурируемые счетные устройства. Высокая степень 1149246регулярности суммирующих узлов 3.1-3. позволяет использовать для реализации подобных устройств микроэлектронные схемы больщой интеграции, что обеспечивает малый объем устройства.1149246Составитель С. Букетик Редактор Т. Кугрыаева Техред С,ИигуноваКорректор В Гирняк Заказ 1894/34 Тираа 710 Подписное ВКИИПИ Государственного коиитета СССРпо делам изобретений и открытий 113035) Москва, Ж, Рауаская наб д. 4/5 Филиал ППП "Патент", г. Уагород, ул. Проектная, 4