Устройство идентификации адреса магистрального модуля

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК И 9) ЯОбв 6 06 Р 9/36; С 06 ГО ДВМВЛЩЩКЕ Юп юин МаКЧЪф1 И ПИСАНИЕ ИЗОБРЕТАВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54) (5АДРЕСАжащееционнпервойства,фориац и ых входов котгруппой вхо и компаратор ионных входо в ес АРСТВЕННЫЙ КОМИТЕТ СССР ЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(71) Особое конструкторское бюроИнститута космических исследованийАН СССР(56) 1. Авторское свидетельство СССРМ) 809143, кл. С 06 Р 3/04, 1979,2. Авторское свидетельство СССРВ 970369, кл. С 06 Р 9/36, 1980(прототин). 7) УСТРОЙСТВО ИДЕНТИФИКАЦИИ МАГИСТРАЛЬНОГО МОДУЛЯ, содеррег стр адреса, группа инфориаорого является дов данных устройпервая группа инв которого соединена с группой информационных выходо регистра адреса, вторая группа инфор мационных входов коипаратора соедине на с первого по и-й разрядными входами (п-разрядность адреса) группы адресных входов устройства, выход компаратора является выходом выборки устройства, о т л и ч а ю щ е е с я тем, что, с целью распарения области применения за счет увеличения адр ного пространства, в него введены триггер, три элемента И, два элемента И-НЕ и коммутатор, группа вы ходов которого является группой информационных выходов устройства, первая группа информационных входов коммутатора соединена с группой информационных выходов регистра адреса, вторая группа информационньи входов коммутатора является второй группой входов данных устройства, управляющий вход коммутатора соединен с (п+1)-и разрядным входом группы адресных входов устройства, разрешаю.щий вход коммутатора соединен с инверсным входом первого элемента И и с выходом первого элемента И-НЕ, первый вход которого является входом управления чтением устройства, второй вход соединен с выходом компаратора, разрешающий вход которого соединен с выходом второго элементаИ, первый вход которого является Е входои управления выборкой устройства, второй вход второго элемента И соединен с (и+1)-м разрядным выходом регистра адреса, вход синхроъ низации которого соединен с выходом Я второго элемента И-НЕ, первый вход которого является входом управления записью устройства, а второй вход соединен с прямым выходом триггера и с первым входом третьего элеиента И, второй вход которого соединен с третьим входом второго элемента И-НЕ и с входои приоритета устройства, а выход соединен с выходом начальной выборки устройства и с пряиьаа входом первого элемента И, выход которо . го "соединен с входом сброса триггера, инверсный выход которого являет- )1 Ь , ся выходом приоритета устройства, а установочный вход соединен с входаии установки регистра адреса и устройства.Изобретение относится к вычислительной технике, в частности к устройствам идентификации адреса периферийных модулей вычислительной системы. 5Известно устройство для сопряжения периферийного модуля с общей магистралью вычислительной системы, использующее блок идентификации, который содержит узел хранения адреса 10 и схему сравнения адреса Я .Недостаток устройства - ограни-. ченные функциональные возможности, обусловленные невозможностью программного изменения адреса периферийного 1 з модуля.Наиболее близким техническим решением к изобретению является узел идентификации адреса магистрального модуля, содержащий первую схему срав нения, выход-которого соединен с выходом выборки узла, первая группа входов первой схемы сравнения соединена с первой группой адресных входов узла, содержит регистр адреса модуля, блок 25 памяти и вторую схему сравнения, причем информационные входы регистра адреса модуля соединены со второй группой адресных входов узла, группа выходов регистра адреса модуля соеди.зп нена со второй группой входов первой схемы сравнения, вход управления записью в регистр адреса модуля соединен с выходом второй схемы сравнения, первая группа входов которой соединена с группой выходов блока памяти, вторая группа входов второй схемы сравнения соединена с первой и третьей группами адресных входов узла. Оперативное задание и изменение адреса выборки в известном устройстве достигается за счет записи ад" ресиого кода в регистр адреса, выборка которого производится по адресу, содержащемуся в блоке памяти 2 .Недостатком известного устройства является ограниченное адресное прост ранство, что обусловлено необходимостью использовать дополнительный неизменяемый адрес, по которому про. щ изводится запись в регистр переменного адреса.Целью изобретения является расширение области применения за счет увеличения адресного пространства устройства.Поставленная цель достигается тем, что в устройство идентификации адреса магистрального модуля, содержаще.го регистр адреса, группа информационных входов которого является пер.вой группой входов данных устройства, и компаратор, первая группа информационных входов которогосоединена с группой информационных выходов регистра адреса, а вторая группа информационных входов компаратора соединена с первого по и-й разрядными входами (и - разрядность адреса)группы адресных входов устройства,а выход компаратора является выходом выборки устройства, дополнительно введены триггер, три элемента И, два элемента И-НЕ и коммутатор, группа выходов которого является группой информационных выходов устройства, первая группа информационных входов коммутатора соединена с групп."й информационных выходов регистра адреса, вторая группа информационных входов коммутатора является второй группой входовданных устройства, управляющийвход коммутатора соединен с (и+1)-ымразрядным входом группы адресных входов устройства, а разрешающий входкоммутатора соединен с инверснымвходом первого элемента И и с выходом первого элемента И-НЕ, первыйвход которого является входом управления чтением устройства, а второйвход соединен с выходом компаратора,разрешающий вход которого соединенс выходом второго элемента И, первый вход которого является входом управления выборкой устройства,а второй вход второго элемента И соединен с (и+1) -ым разрядным выходом регистра адреса, вход синхронизации которого соединен с выходом второго элементаИ-НЕ, первый вход которого являетсявходом управления записью устройства, а второй вход соединен с прямым выходом триггера и с первым входом третье;го элемента И,второй вход которого соединен с третьим входом второго элемента И-НЕ и с входом приоритетаустройства, а выход соединен с выходом начальной выборки устройства ис прямым входом первого элемента И,выход которого соединен со входомсброса триггера, инверсный выходкоторого является выходом приоритетаустройства, а установочный вход соединен со входами установки регистраадреса и устройства.На фиг. 1 представлена принципиальная схема устройства; на фиг. 2 - временная диаграмма его работы.Устройство идентификации адреса магистрального модуля содержит регистр 1 адреса, триггер 2, элемент И-НЕ 3, элемент И 4, элемент И-НЕ .5, элементы И 6 и 7, компаратор 8, коммутатор 9, группу адресных входов 10, группу входов 11 данных, вход 12 установки, вход 13 управления выборкой, вход 14 управления зайисью, вход 15 приоритетавход 16 управления чтением, группу входов 17 данных, выход 18 приоритета, группу информационных выходов 19, выход 20 на. чальной выборки и выход 21 выборки.Устройство используется в блоках сопряжения периферийных модулей вычислительной системы с магистралью и обеспечивает выборку модуля по адресу, который может автоматически изменяться в процессе работы, Для изменения адреса выборки ЗВГ организуется специальный приоритетный цикл записи новых адресов во все устройства, подключенные к магистрали. Приоритет устройства определяется местом его подключения к магистрали и действует. только в цикле записи адреса.Магистральными связями устройства являются входы 10 - 14 и 16 и выходы 18 и 20. Вход 15 каждого после. дующего устройства магистрали соединяется с выходом 18 предыдущего, образуя последовательную приоритетную цепь. Входы 17 и выходы 20 и 21 связаны только с периферийньи модулем, подключенным кданному устройству .Устройство работает следующим образом.В начале цикла записи адресов по входу 12 поступает импульсный сигнал, который очищает регистр 1 и устанавливает триггер 2 в состояние "1". Это приводит к снятию сигнала с выхода 18, в результате чего запрещается работа устройства с более низким приоритетом. До тех пор, пока на входе 15 действует низкий уровень, устройство не реагирует на сигналы, действующие по остальным входам, и на выходах 20 и 21 сигналы отсутствуют (цикл Т 1 на фиг. 2).При поступлении сигнала приоритета по входу 15 откроется элемент И 6 и сформирует на выходе 20 начальной выборки сигнал высокогоуровня, означающий, что устройствоперешло в режим записи адреса, Послеэтого по входу 14 в устройствопоступит импульсный сигнал, которыйоткроет элемент И-НЕ 5 и занесет врегистр 1 адрес выборки, установленный на группе входов 11 (цикл Т 2).После того, как адрес выборки 1 О будет записан в регистр 1, произво-дится его проверка, и устройствопереводится в режим хранения адреса,Для этого на группу адресных входов10 подается код адреса выборки (эа писанный перед этим в регистр 1),а по входу 13 поступает сигнал управления выборкой, который открываетэлемент И 4, разрешая сравнение адресных кодов с регистра 1 и с адрес О ных входов 10 с помощью компаратора8. Сигнал сравнения поступает навыход 21 выборки, а также на входэлемента И-НЕ 3. Последний открывается сигналом по входу 16 управле ния чтением, разрешая вывод содержимого регистра 1 на группу информационных выходов 19 через коммутатор9 (цикл Т 3), Одновременно открывается элемент И 7, который сбрасываеттриггер 2; переводя устройство иэрежима записи в режим хранения адреса. Триггер 2 подаст сигнал высокогоуровня на выход 18, разрешая .записьадреса в,следующее устройство,В режиме хранения адреса устройство обеспечивает выборку подключенного к нему модуля, формируя сигналвыборки на выходе 21 при поступлениисвоего адреса по группе адресныхвходов 10 и сигналов высокого уровняпо входам 13 и 16. Одновременно производится передача информации с информационных входов,17 на информационныевыходы 19 (цикл Т 4) через коммутатор9. Управление коммутатором осуществляется (и+1)-ыа разрядом адреса выборки, который является служебным.Таким образом, предлагаемое уст-.ройство обеспечивает по сравнению сизвестным Расеырение адресного пространства, поскольку запись в негонового адресного када производитсяна приоритетной основе, и в циклезаписи адреса. Это позволяет отказаться от использования дополнитель:ного неизменяемого адреса, па которому в известном устройстве произво-,дится выборка регистра адреса.