Архив за 1983 год

Номер патента: 1043633

Опубликовано: 23.09.1983

Авторы: Кришталь, Осинчук, Чучман

МПК: G06F 7/04

Метки: сравнения, чисел

...группы элементонИ, элемент ИЛИ и распределитель сигналов, причем выход генератора тактовых импульсов соединен с входом счетчика, ныходы разрядов которого подклю;чены к управляющим входам мультиплек.55сора и информационным входам регистров первой и второй групп, выходыкоторых соединены с первыми и вторымигруппами информационных входов соответствующих схем сравнения группы, 60вход разрешения каждой схемы сравнения группы подключен к выходу преды-,дущей схемы сравнения группы, выходпоследней схемы сравнения группы яв"ляется выходом устройства, информа" 65 ционные входы, которого подключены к входам элемента ИЛИ, выход которого соединен с входом распределителя сигналон, выходы которого подключены к первым входам соответствующих элементов И...

Номер патента: 1043634

Опубликовано: 23.09.1983

Авторы: Зеебауэр, Корнейчук, Марковский, Тарасенко

МПК: G06F 7/04

Метки: выделения, максимального, числа

...с первым входом первого управляющего элемента И и нходом первого элемента задержки, выход-го элементазадержки (где=1, 2 П -2); -количество разрядов сравниваемых чисел)подключен к первому входу (Р+1)-гоуправляющего элемента И и входу(Р)-го элемента задержки соединенс выходной шиной устройства, прямойвыход первого элемента памяти К-йгруппы (где К=1, 2 Р соединенс К-м входом первого элемента ИЛИ,введены элементы НЕ, причем вход)-го элемента НЕ (где 1 =1, 2П )соединен с выходом-го элемента ИЛИ,а выход подключен к второму входу1-го управляющего элемента И, выходкоторого подключен к входу установки в нуль 1 -го разряда регистра результата и входам установки в едйничное состояние 1 -х элементов памяти всех, групп, выход первого элемента памяти...

Номер патента: 1043635

Опубликовано: 23.09.1983

Авторы: Игнатович, Камынов

МПК: G06F 7/08

Метки: информации, сортировки

...с ин" Формационным входом соответствующего элемента 2 памяти, а его выход сое-динен с вторым входом соответствующей схемы 3 сравнения и мажоритарного элемента 4, выход которого подключен к первым входам всех схем 3 сравнения. Выход каждой схемы 3 сравнения соединен с блокировочным входом соответствующего элемента памяти и входом соответствующего дополнительного элемента 5 памятиИнверсные выходы всех дополнительных элементов 5 памяти подключены к первым входам соответствующих элементов 4, а прямые выходы - к входам дополнительного мажоритарного элемента. Выход дополнительного мажоритарного элемента б соединен с вторыми входами всехэлементов И 7. Выходы элементов И 7 соединены с идентификационными выходами устройства,Устройство...

Номер патента: 1043636

Опубликовано: 23.09.1983

Авторы: Домнина, Ефремов, Малинин, Миронов

МПК: G06F 7/38

Метки: округления, числа

...соединен с выходом прямого значения старшего разряда регистра дополнительныхразрядов числа, содержит элемент И-НЕ и элемент ИЛИ-Н, входы которого соединены с выходом иннерсного значения старшего разряда регистра дополнительных разрядов числа ивыходами прямых значений остальных разрядов регистра дополнительных разрядов числа, выход элемента ИЛИ-НЕ соединен с первым входом элемента И-НЕ и счетным входом триггера, выход которого соединен. с вторым входом элемента И-НЕ, выход которого подключен к третьему входу элемента И, выход которого подключен к входу счетчика.ФНа чертеже представлена функциональная схема предлагаемого устрой"ства.Устройство содержит счетчик 1, регистр 2 дополнительных разрядов числа, элемент ИЛИ"НЕ 3, триггер 4 (со...

Номер патента: 1043637

Опубликовано: 23.09.1983

Авторы: Рогозов, Самойлов

МПК: G06F 7/50

Метки: одноразрядный, сумматор

...сумматор, содержащий инжектирующий Р- П- р транзистори шесть И-р- И транзисторов, причембазы первого, второго и третьегоИ- - п транзисторов соединены соответственно с первым, вторым и третьимколлекторами инжектирующего Р - П -Ртранзистора и подключены к соответствующим входным шинам одноразрядногосумматора, первые коллекторы перво- б 0го, второго и третьего и- О и транзисторов соединены с четвертым коллентором инжектирующего - П р транзистора и базой четвертого П р П транэис"тора, коллектор которого подключен б 5 к шине суммы одноразрядного сумматора, первый коллектор пятого П - Р- Итранзистора соединен с шиной переноса одноразрядного сумматора, а вторййколлектор соединвн с базой шестогоИ - Р- И транзистора, эмиттеры всехИ р- П...

Номер патента: 1043638

Опубликовано: 23.09.1983

Автор: Власов

МПК: G06F 7/50

Метки: накапливающий, сумматор

...регистр, приемный триггерный регистр, элементы И и ИЛИ, причем н каждом разряде сумматора единичный выход триггера приемного регистра подключен к первому входу перного элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, первый вход ко-бО торого соединен с нулевым выходом триггера накапливающего регистра, а второй вход подключен к входу перено- са из младшего разряда сумматора, выход первого элемента И соединен с ны-б 5 ходоМ переноса в старший разряд сумматора, счетный вход триггера накапливающего регистра соединен с выходом второго элемента ИЛИ, первый вход которого подключен к выходу нто. рого элемента И, а второй вход - к выходу третьего элемента И, первый вход третьего элемента И соединен с первой шиной...

Номер патента: 1043639

Опубликовано: 23.09.1983

Авторы: Кочнев, Шароватов

МПК: G06F 7/50

Метки: вычитатель, двоичный, одноразрядный

...выход .третьего троичного логического элемента подключен к второму входу первой группы второго троичного логического элемента.На фиг. 1 дана Функциональная схема одноразрядного двоичного вычитателя; на фиг. 2 - временная диаграмма работы одноразрядного двоичного вычитателя при вычитании положительного числа +б из положительного числа +3.Одноразрядный двоичный вычитатель содержит шины уменьшаемого 1 и вычитаемого 2, шину 3 обнуления, троичные логические элементы 4-7, шину 8 разности и 9 заема.Одноразрядный двоичный вычитатель выполнен на одном двухвходовом и трех четырехвходовых троичных логических элементах, выполняющих троичные операции, описываемые соответственно в табл. 1 и 2, Указанные операции образуют Функционально полную...

Номер патента: 1043640

Опубликовано: 23.09.1983

Авторы: Кобринский, Орлова

МПК: G06F 7/50

Метки: вычитания, двоично-десятичных, кодов

...которого соединен с шинами сброса четырехразрядного регист-ЗО ра сдвига и четырехразрядного двоичного счетчика, входы четвертого и пятого элементов ИЛИ соединены с выходами соответствующих разрядов преобразователя двоичного кода в деся тичный, выходы четвертого и .пятого элементов ИЛИ подключены к первым.входам соответственйо первого и второго элементов И блока синхронного ввода комбинированной коррекции, втоО рые входы которых соединены соответственно с выходом второго элемента ИЛИ и выходом третьего элемента ИЛИ, .а выходы - .с соответствующими входа-.ми шестого элемента ИЛИ, выход ко торого является выходом блока синхронного ввода. комбинированной коррекции,Код времени не является чисто дво.ично-десятичным кодом, так как наряду...

Номер патента: 1043641

Опубликовано: 23.09.1983

Авторы: Глоба, Рогозов, Самойлов, Черных

МПК: G06F 7/50

Метки: одноразрядный, сумматор

...соединены с выходом суммы м сумматора, первый коллектор четвертого многоколлекторного и-р-п транзистора соединен с базой 55 первого и-р-п транзистора, второй коллектор четвертого многоколлекторного и-р-и транзистора соединен с выходом переноса сумматора, а входами сумматора являются базы перво О го, второго и третьего многоколлекторных и-р-и транзисторов 1 .Недостатком известного устройства является ограничение функциональных воэможностей, что выража ется в невозможности осуществления операции вычитания.Цель изобретения - расширение функциональных воэможностей одноразрядного сумматора за счет осуществления операции вычитания.Укаэанная цель достигается тем, что одноразрядный сумматор содержит третий, четвертый, пятый и шестой...

Номер патента: 1043642

Опубликовано: 23.09.1983

Авторы: Аллахвердов, Бадалов, Винтаев, Гадживердиев, Исмаилов, Мамедов

МПК: G06F 7/52

Метки: конвейерное, множительное

...на вход сумматоров2 и б. На сумматоре происходит сломение с содержимым буферного регистра81.2, равного нулю в начале первогошага умноженияНа стробирующийвход сумматоров 2 и б с выхода ре гистра.68 подаются соответствующиемладшие нечетный и четный разрядымножителя. Содержимое регистра 75.1,соответствующее предццущему такту,принимается регистром 6.1 для хра нения.По окончании времени суммированиятретьим тактовым сигналом результатысуммирования запоминаются в соответствующих регистрах 47,59 и 24,28частичных сумм и переносов. Содержимое регистров 46 и 50 принимаетсясоответственно регистрами 50 и 62.В третьем такте фронт распространениярезультата достигает сумматоров 3,7, 559 и 13. Содержимое регистра 76.1 принимается регистром 77.1, с...

Номер патента: 1043643

Опубликовано: 23.09.1983

Авторы: Гаврилюк, Мороз

МПК: G06F 7/548

Метки: вычисления, тангенса, тригонометрического

...узкий интернал изменения 25аргумента (ОО ) (21.Цель изобретения - расширениеобласти применения устройства засчет увеличения диапазона измененияаргумента.ЗОПоставленная цель достигается тем,что в устройство, содержащее первыйи второй число-импульсные умножители,три элемента ИЛИ и счетчик, выходразрядов которого соединен с управляющими входами первого и второго число-импульсных умножителей, выходперного число-импульсного умножителясоединен со счетным входом второгочисло-импульсного умножителя, выход 40первого элемента ИЛИ соединен свходом счетчика, введены умножительна два, делитель на дна, два элементазадержки, пять элементов И и триггер,причем вход устройства соединен спервым нходом первого элемента И ичерез умножитель на дна с...

Номер патента: 1043644

Опубликовано: 23.09.1983

Авторы: Глинкин, Гусева

МПК: G06F 7/552

Метки: возведения, степень

...первого управляемого делителя частоты соединен с управляющим входом второго управляемого делитедя частоты, выход которого соединен с управляющим входом третьего делителя частоты, выход которого соединен с вторым входом триггера.Кроме тоГо, управляемый делитель частоты содержит сдвиговый регистр и схему сравнения, выход которой соеди., нен с входом предварительной записи сдвигового регистра и является выходом управляемого делителя частоты, выход сдвигового регистра соединен с первым входом схемы сравнения, второй вход которой соединен с входом сдвигового регистра и является управляюищм входом управляемого делителя частоты, разрядные входы которого соединены с разрядными входами сдвигового регистра.На фиг. 1 показана структурная схема...

Номер патента: 1043645

Опубликовано: 23.09.1983

Авторы: Дудыкевич, Отенко, Стрилецкий

МПК: G06F 7/556

Метки: функциональный, число-импульсный

...суммирования реверсивного счетчика и через элемент НЕ с вычитающим входом реверсивного счетчика, выход формирователя импульсов соединен с первым входом первого сумматора-вычитателя, выход которого соединен с входом первого счетчика, 1-й выход которого (1=1,2п, где О - разрядность преобразователя) соединен с импульсным входом 1-го элемента И первой группы, выход которого соединен с соответствующим входом первого элемента ИЛИ, выход которого соединен с вторым входом первого. сумматора-вычитателя, выходы элементов И второй группы соединены с входами второго элемента ИЛИ, выход которого подключен к первому входу второго сумматора-вычитателя, выход которого подключен к первому информационному входу коммутатора, 1-й. выход второго счетчика...

Номер патента: 1043646

Опубликовано: 23.09.1983

Автор: Мельник

МПК: G06F 7/556

Метки: двоичных, массивов, потенцирования, чисел

...выход которого подключен к входу третьего блока памяти, выход триггера соединен с первым входом второго сумматора, второй вход которого подключен к выходу шестого регистра, информационный вход которого соединен с вы ходом третьего регистра, выход второго блока памяти подключен к информационному входу седьмого регистра, выходкоторого соединен с первым входом третьего сумматора, выход 65 третьего блока памяти подключен кинформационному входу восьмого регистра, выход которого соединен спервым входом блока сдвига, выходкоторого соединен с первым входомблока сдвига, выход которого подключен к второму входу третьего сумматора, выход второго сумматора соединен с информационным входом девятогорегистра, выход которого подключенк второму...

Номер патента: 1043647

Опубликовано: 23.09.1983

Авторы: Мальченкова, Федоров, Яковлев

МПК: G06F 7/70

Метки: возведения, степень, стохастическое, целую

...возведения н целую степень, содержащее логический элемент НЕ, вход которого является входом устройства, и регистр сдвига 2 ).Недостатком известного устройства также является большая аппаратурная сложность.Цель изобретения - упрощение устройства.Поставленная цель достигается тем, что стохастическое устройство для возведения в целую степень, содержащее элемент НЕ, вход которого является входом устройства, содержит счетчик по модулю и и НЯ-триггер, выход которого является выходом устройства, а установочный вход 35 соединен с выходом счетчика по модулю и, суммирующий нход счетчика по модулю и подключен к входу элемента НЕ, а вход гашения - к выходу элемента НЕ и входу гашения НЯ-тригге О ра.На чертеже приведена схема предлагаемого...

Номер патента: 1043648

Опубликовано: 23.09.1983

Авторы: Мальченкова, Яковлев

МПК: G06F 7/70

Метки: компаратор, стохастический

...и инверсному выходам последнего разряда 65 третьего регистра сдвига, второя элемент ИЛИ, первцЯ и второЯ входы которого соединены с выходами соответственно третьего и четвертого элементов И, а выход является выходом компаратора, содержит элемент И-НЕ и первый и второй элементы НЕ, входы которых подключена соответственно к первому и второму информационным входам компаратора, а выходы соединены с входами сброса соответственно первого и второго регистров сдвига, прямой выход последнего разряда первого регистра сдвига соединен с первым входом элемента И-НЕ, второй вход которого соединен с инверсным выходом последнего разряда второго регистра сдвига, а выход соединен с вторым входом первого элемента И, прямой выход последнего разряда...

Номер патента: 1043649

Опубликовано: 23.09.1983

Автор: Муратов

МПК: G06F 9/00

Метки: асинхронными, приемопередатчиками, программного, синхронно

...формирователи кодов н в 15 каждом узле управления формирователь кода,делитель частоты и триггер, первый вход первого формирователя кода, объединен с входамиформирователя импульсов, инвертора и второгоформирователя кода и подключен к входу 20 устройства, выход инвертора соединен с вторымвходом первого формирователя кода, выходгенератОра тактовых импульсов соединен спервыми входами делителей частоты всех узловуправления, в каждом узле управления выход 25 делителя частоты соединен с первым входомсчетчика, первый и второй входы которого,соединены соответственно с первыми и вторыми входами дешифратора и формирователякода, выход дешифратора соединен с первымвходом триггера, выход триггера соединен свторыми входами делителя частоты,...

Номер патента: 1043650

Опубликовано: 23.09.1983

Авторы: Имамутдинов, Исмаилов, Кокаев, Магомедов, Тарасов, Темирханов

МПК: G06F 9/22

Метки: микропрограммное

...Р=1 й5 :-Х 1=1, Р 2=0 а ХьО, значение логического условия Рэ безразлично. Аналогично осуществляется выбор идругихкомплексов микрокоманд .в зависимостиот состояния МПУУ и значений входных .1 О логических условий.Зкономия управляющей памяти устройства достигается эа счет заменывходных логических условий из множества Р с мощностью, равной Ь, новым множеством Х с мощностью 6 сс Ь.Это позволяет хранить в каждой ячейке блока 3 6 значений логических условий вместо Ь значений в известномустройстве, хранить в каждой ячейкеблока 1 памяти микрокоманд 6 разрядов кода маски вместо Ь, уменьшитьразрядность регистра 2 микрокоманд, о реги"тра 4 маски и регистра 5 признаков на Н = Ьразрядов. С учетомсокращения объема оборудования блока1 памяти...

Номер патента: 1043651

Опубликовано: 23.09.1983

Авторы: Тимонькин, Ткаченко, Харченко, Ярмонов

МПК: G06F 9/22

Метки: мультимикропрограммное

...блока проверки логических условий и единичными входами второго блока триггеров, нулевые выходы первого блока триггеров соединены с единичны ми входами третьего блока триггеров, единичные выходы второго блока триггеров подключены к первым входам первого блока элементов И, выходы которого соединены с выходом начала ожидания блока проверки логических условий и нулевыми входами второго блока триггеров, единичные выходы третьего блока триггеров соединены с первыми входами второго блока элементов И, выход которого соединен с выходом окончания ожидания блока проверки логических условий и нулевы ми входами третьего блока триггеров, второй управляющий вход блока проверки логических условий соединен вторыми входами: первого и второго блоков...

Номер патента: 1043652

Опубликовано: 23.09.1983

Авторы: Донченко, Тимонькин, Ткачев, Ткаченко, Харченко

МПК: G06F 11/00, G06F 9/22

Метки: микропрограммное

...в первом (втором ) блоке памяти.Введение первого (второго) блока 15 элементов И-ИЛИ и обусловленных им связей предназначено для управления передачей прямого либо обратного кода адреса микрокоманды с выходов второго (первого ) регистра на груп пу адресных входов первбго (второго) блока памяти,Введение третьего (четвертого ) элемента И и обусловленных им связей предназначено для управления 25 подачей сигнала установки первого (второго)триггера в нулевое состояние в случае неисправности микрокоманды по обратному адресу в своем блоке памяти.Соединение первого (второго) входа устройства с нулевым входом пятого (шестого ) триггера предназначено для установки триггера в нулевое состояние по приходу тактовых сигналов. 35Соединение выхода...

Номер патента: 1043653

Опубликовано: 23.09.1983

Авторы: Тимонькин, Ткаченко, Харченко, Ярмонов

МПК: G06F 9/22

Метки: микропрограммное

...в случае окончания выполнения текущей микропрограммы.В обоих случаях блок приоритетов выбирает на обслуживание микропрограмму с высшим приоритетом, т.епри дообслуживании также реализуется дисциплина обслуживания по относительным приоритетам.Таким образом, новая дисциплина функционирования устройства позволяет существенно снизить суммарное время выборки и реализации микро- . программ.Нафиг. 1 представлена функциональная схема предлагаемого устройства; на фиг. 2 - схема блока счетчиков; на фиг, 3 - схема блока регистров,сдвига; на Фиг. 4 в схема блока памяти адресов; на фиг. 5 схема блока памяти микропрограмм; на фиг,6 - схема блока проверкй логических условий;на фиг. 7-9 - схема алгоритма Функционирования устройства; на фиг. 10 -...

Номер патента: 1043654

Опубликовано: 23.09.1983

Авторы: Голоборщенко, Дерновский

МПК: G06F 9/50

Метки: многоканальное, приоритета

...НЕ, причем запросный. вход каждого каналаподключен к первому входу элементаИЛИ своего канала, выход которогоявляется выходом блокировки канала,второй вход элемента ИЛИ и первый входтретьего элемента И-НЕ каждого канала, кроме первого, соединен с выходом блокировки предыдущего канала,выход третьего элемента И-НЕ каждогоканала соединен с третьим входом первого и первым входом четвертого элементов И-НЕ своего канала,вход элемента НЕ каждого каналаподключен к выходу первого элемента И-НЕ своего канала, выход элемента НЕ кажцого канала соединенс входами ныпрямительного элементаи элемента задержки своего канала,выход элемента задержки каждогоканала подключен к второму входучетвертого элемента И-НЕ своегоканала, выход четвертого...

Номер патента: 1043655

Опубликовано: 23.09.1983

Авторы: Белан, Молчанов, Трудов

МПК: G06F 9/50

Метки: групп, заявок, обслуживания, разноприоритетных

...инверсный 655вход первого элемента И соединен свыходом первого элемента ИЛИ и входом установки в нуль триггера, входустановки в единицу которого соединен с установочным входом счетчикаи выходом второго элемента ИЛИ,первый и второй входы которого соединены с входом запуска и ответным входом устройства соответственно, дополнительно содержит элемент И и элемент ИЛИ, входы которого подключены к первым входам 1-хэлементов И группы, а третьи входы1-х элементов И группы соединеныс прямым выходом триггера и прямымвходом второго элемента И, инверсный вход которого соединен с выходом третьего элемента ИЛИ, а выходвторого элемента И подключен ктретьим входам )-х элементов И группы.На чертеже представлена функциональная схема...

Номер патента: 1043656

Опубликовано: 23.09.1983

Авторы: Верига, Тихович

МПК: G11C 7/10

Метки: буферизацией, данных, многоканальное

...синхронизируюшие входы триггеров всех каналов соединены с входом синхросигнала устройства, а второй вход элемента ИЛИ третьего канала соединен с единичным выходом триггеl ра первого канала, введены триггер контроля флажков, триггер сбоя флажков, два элемента сложения по модулю два и элемент ИЛИ, причем вход установки единицы триггера второго канала соединен с выходом элемента И второ. го канала, во всех каналах, кромепоследнего, вход установки нуля триггера соединен с нулевым выходом триггера последующего канала, а вход сброса - с входом сброса устройства и инверсным входом установки единицы триггера контроля флажков, синхронизирующий вход которого соединен с входом синхросигнала устройства, а вход установки нуля и прямой вход установки...

Номер патента: 1043657

Опубликовано: 23.09.1983

Авторы: Галуза, Гончаров, Соколов, Стальнова

МПК: G06F 11/00

Метки: отладки, программ

...1, авид информации для контроля выбираетсяпо выходам 12 (выбор информационноговхода мультикоплексора 4) и 13 (выбор ми.30кротакта) с клавиатуры 1.При отсутствии сигналов на выходах 15 и16 клавиатуры 1 укаэанные операции выполня. 40 45 50 55 На чертеже представлена структурная схема предлагаемого устройства,Устройство содержит клавиатуру 1 набораинформации, блок 2 сравнения, блок 3 управляемой задержки, мультиплексор 4, индикационный регистр 5, регистр 6, элемент И 7,блок 8 индикации, адресный вход 9 устройства, группу информационных входов 10 мультиплексора, вход 11 синхронизации, первый 12,второй 13. третий 14, четвертый 15 и пятый16 выходы клавиатуры, второй 17 и третий 18элементы И, генератор 19 одиночного сигналаи триггер 20...

Номер патента: 1043658

Опубликовано: 23.09.1983

Авторы: Лебедь, Решетников

МПК: G06F 11/08

Метки: исправления, ошибок, пачек

...анализа; на фиг.3схема блока. обнаружения пачек ошибок,Устройство для исправления пачекошибок (фиг,1) содержит входной регистр 1, информационный регистр 2,регистр 3 ошибок, блок 4 обнаружения пачек ошибок, блок 5 элементов И, сумматор б по модулю два,блок 7 анализа и элемент ИЛИ 8.Блок 7 анализа (Фиг,2) содержит0-триггеры 9 и 10, ВЯ-триггер 11,элементы НЕ 12 и 13, элементы И 14и 15, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 16 иэлемент И-НЕ 17,Блок обнаружения пачки ошибок(фиг.З) содержит сумматоры 18 по модулю два и элемент ИЛИ 19,Работа устройства основана на том,что пачка ошибок может возникнутьтолько вдоль одной .из двух парафазных дорожек и только одна в пределах слова (при длине не более нескольких десятков бит вероятностьвозникновения, двух.и...

Номер патента: 1043659

Опубликовано: 23.09.1983

Авторы: Адерихин, Батуев, Калинкин, Малай, Можаев

МПК: G06F 9/50, G06N 7/08

Метки: заявок, моделирования, обслуживания, приоритетами, процесса, различными

...входом элемента И 4, выход которого под - .ключен к информационному входу элемента.7 запрета. Выход элемента 7соединен с первым входом триггера 6,а через диод с входом генератора 11и выходом элемента И 9. Второй входтриггера б соединен с выходом генератора 11, являюцимся вторым выходом устройства. Первый выход триггера 6 подключен к второму входу элемента И 4, а второй выход соединен свторым входом элемента И 9.Потоки заявок на обслуживаниена входа 1 и 2 представляют собойслучаиные импульсные последовательности, интервалы между которымираспределены по определенным ( разным нли одним и тем же ) законам.Собственно моделью одного обслуживающего прибора являются генераторы 10 и 11 импульсов. Закон распределения случайных импульсов на выходах...

Номер патента: 1043660

Опубликовано: 23.09.1983

Авторы: Денисенко, Прокофьев

МПК: G06G 7/46

Метки: моделирования, объектов, параметрами, распределенными

...6, работающегов фазоимпульсном режиме, элемента ИЛИ-НЕ 7, КБ-триггера 8, элемента. 2 И-ИЛЙ 9, счетчика 10, а такке тактовые входы 11 и 12 и вход13 устройства,Генератор 4 используется дляформирования с периодом Т развертывающего напряжения Бф(С), формакоторого определяет характер моделируемой нелинейности д(ур) (фиг,3).В качестве блока 4 может быть использован последовательно соединенный генератор пилообразного напряжения, синхронизированный сигналом, подаваемым на .тактовый вход11 устройства и блок нелинейности,например диодный, функциональныйпреобразователь (не показаны).Перед началом работы устройствасчетчик 10 сбрасывается в нульпутем подачи наего вход 14 импульсасброса Ко.Работа устройства начинаетсяс подготовительного периода, в...

Номер патента: 1043661

Опубликовано: 23.09.1983

Авторы: Адерихин, Калинкин, Карасев

МПК: G06N 7/08

Метки: массового, моделирования, обслуживания, систем

...до начала режима работы и система может быть подготовлена к работе, заявКа обслуживается.Цель изобретения - повышение точ ности моделирования и расширение функциональных возможностей устройства путем учета режимов функционирования-воспроизведения режимов ожидания, подготовки, работы и восстановления с учетом влияния интервала времени восстановления на процессфункционирования системы.Цель достигается тем, что в . устройство для моделирования систем массового обслуживания, содержащее генератор заявок, выход которого подключен к входу счетчика общего количества заявок, счетчик количества необслуженных заявок, первый генератор случайных последовательностей импульсов, выход которого сое динен с.первым входом первого элемента И, выход которого...

Номер патента: 1043662

Опубликовано: 23.09.1983

Авторы: Генкин, Голубев, Краснощеков, Куно, Обоев, Скворцов, Чупраков, Шагурин

МПК: G06F 17/14

Метки: вычисления, коэффициентов, фурье

...вход тактовыхимпульсов преобразование входногОаналогового сигнала, подаваемого .,на вход 1, в цифровую форму на выходе. Параллельный код отсчетов текущей реализации последовательно .загружается через коммутатор 3 в блок 8сдвига так, что первый из М отсчетов реализации после М тактов синхронизации занимает выходную позицию узла 14 сдвига, отсчет с номером М/4 занимает выходную позицию в узле 13 сдвига, отсчет с номером Й/2 занимает выходную позицию 65 в узле 12 сдвига, а отсчет с номеромЗЙ/4 - в узле 11 сдвига. Одновременно с загрузкой текущей реализациивычисляются коэффициенты Фурье дляреализации, хранящейся в исходномсостоянии в блоке 9 сдвига. Вычисление происходит по алгоритму быстрого преобразования Фурье для вещественных...