Мультимикропрограммное устройство управления

ОЮЗ СООЕТСНИ ОЦИАЛИСТИЧЕСНРЕСПУБЛИН Асоеоког соотсосГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ ПИСАНИЕ ИЗ ТОРСКОМ,Ф СВИДЕТЕПЬСТ(56) 1. Патент США Р 3636522, кл, 6 06 Р 9/22, опублик. 1972,2. Авторское свидетельство СССР Р 583434, кл. С 06 Р .9/22, 1975 (прототип) .(54)(57) 1. МУЛЬТИМИКРОПРОГРАМ 14 НОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее коммутатор кода операции, первый бло элементов И, группу блоков элементов ИЛИ, группу блоков элементов И, первый блок элементов ИЛИ, генератор тактовых импульсов, элемент ИЛИ, элемент И, триггер пуска и блок памяти микропрограмм, выход микрЮопераций которого соединен с управляющим выходом устройства,. первый управляющий вход устройства соединен с первым. входом первого блока элементов И, второй вход которого соединен с единичным выходом триггера пуска,а выход - с входом коммутатора кодаопераций, адреснйй выход которого подключен к первым входам блоков элементов ИЛИ группы, выходы которых соединены с входами регистров адресов группы, выходы которых подключены к первым входам блоков элементов И группы, выходы которых соединены с входами блока элементов ИЛИ, выход которого соединен с адресным входом блока памяти микропрограмм, вход считывания которого соединен с выходом первого элемента И, выход первого элемента ИЛИ соединен с первым входом первого элемента И, второй вход которого подключен к выходу генератора тактовых импульсов, вход пуска устройства соединен с единичным входом триггера пуска, о т л и ч а ю щ е е с я тем, что,с целью повышения производительно и расширения области применения и увеличения числа дисциплин обслуживания микропрограмм с различными приоритетами, оно дополнительно содержит второй и третий блоки элементов ИЛИ, первый, второй, третий.и четвертый блоки элементов И, блок элементов задержки, первый и второй блоки одновибраторов, вторую группу блоков элементов И, второй и третий элементы ИЛИ, второй элемент И, регистр состояния микропрограмм, деифратор. состояния, регистр текущей икропрограммы, формирователь кодов маски, триггер режима, блок обнару-. жения окончания микропрограмм, блок проверки логических условий и триггер фиксации тупика, единичный выход ,которого соединен с вторым управляющим выходом устройства и нулевым входом триггера пуска, управляющий выход коммутатора кода операций динен с первым входом второго бл а элементов ИЛИ, второй вход котор о. через первый блок одновибраторов соединен с выходом окончайия ожидания блока проверки логических усло-. вий, выход начала ожидания блока проверки логических условий соединен через второй блок одновибраторов с первым входом третьего блока элемен тов ИЛИ, второй вход которого подключен к выходу блока обнаружения окончания микропрограмм и первому входу второго блока элементов И, выходы второго блока элементов ИЛИ соединены сединичными входами ветствующих разрядов регистра тояния микропрограмм, выходы третьего блока элементов ИЛИ соединены с нулевыми входами соответствующих разрядов регистра состояния микропрограмм, выходы которого соединены с первыми входами третьего блока элементов И, выход формирователя коИ Закаэ 7339/52 Тираж 706 Подписно Филиал ППП фПатент", г. Ужгород,ул. Проектная,ч 8дов маски соединен с вторыми входами третьего блока элементов И, выходы которого подключены к входам дешифратора состояния, выходы которогосовдийены с входами первого элементаИЛИ, блока элементов задержки, вторыми входами блоков элементов И первой группы, первым входом блока обнаружения окончания. микропрограмм,первым управляющим входом блока про"верки логических условий и первымвходом четвертого блока элементов И, второй вход которого соединен с нулевым выходом триггера режима, выхо. ды блока элементов .задержки подключены к первым входам блоков элементов И второй группы, выходы которых соединены с вторыми входами блоков элементов ИЛИ группы, выход первого элемента И соединен с вторым управляющим входом блока проверки логических условий, третий управляющий вход которого соединен с вторым управляющим входом устройства, первый адресный, второй адресный выходы и выход логиЧеских условий блока памяти микропрограмм подключены соответственно к первому адресному, второму адресному и четвертому управляющему входам блока проверки ло- гических условий, адресный выход которого соединен с вторыми входами блоков элементов И второй группы, выходы четвертого блока элементов И соединены с единичными входами соответствующих разрядов регистра текущей микропрограммы, выход которого соединен с вторым входом второго блока элементов И и входами второго элемента ИЛИ, выходы второго .блока . элементов И соединены с нулевыми входами соответствующих разрядов регистра текущей микропрограммы и входами третьего элемента ИЛИ, выход которого подключен к .нулевому входу триггера режима, единичный вход которого соединен с выходом второго элемента ИЛИ, выход тупика блока проверки логических условий соединен . с входами второго элемента И, выход которого соединен с единичным входом триггера фиксации тупика и третьИм входом первого элемента И.2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок проверки логических условий содержит дешифратор, первую и вторую группы блоков элементов И, сумматор по модулю два, первый, второй и третийблоки триггеров, первый.и второй бло"ки элементов И причем первый выход дешифратора соединен с первыми входами блоков элементов И первой группы, второй выход дешифратора соединен с первыми входами блоков элементов И второй группы, выходы которых соединены р первым входом сумматора по модулю два, второй вход которого подключен к второму адресному входу блока проверки логических условий, а выход - к адресному выходу и первому адресному входу блока проверки логических условий, четвертый управляющий вход блока проверки логических условий соединен с входом дешифратора, первый управляющий вход блока проверки логических условий соединен с вторыми входами блоков элементов И второй группы, третий управляющий вход блока проверки логических условий подключен к нулевым входам первого блока триггеров и вторым входам блоков элементов И первой группы, выходы которых соединены с единичными входами блока триггеров, единичные выходы которого соединены с выходом тупика блока проверки логических условий и единичными входами второго блока триггеров, нулевые выходы первого блока триггеров соединены с единичными входамитретьего блока триггеров, единичные выходы второго блока триггеров подключены к первым входам первого блока элементов И, выходы которого соединены с выходом начала ожидания блока проверки логических условий и нулевыми входами второго блока триггеров, единичные выходы третьего блока триггеров соединены с первыми входамй второго блока элементов И, выход которого соединен с выходом окончания ожидания блока проверкилогических условий и нулевыми входами третьего блока триггеров, второй уп" равляющий вход блока проверки логических условий соединен с вторыми входами. первого и второго блоков элементов И.3. Устройство по п. 1, о т л ич а,ющ е е с я .тем, что блок обнаружения окончания микропрограмм содержит элемент И и блок элементов И, причем первый вход блока обнаружения окончания микропрограмм соединен с входами элемента И, выход которогосоединен с первым .входом блока элементов,И, второй вход блока обнаружения окончания микропрограмм подключен:к второму входу блока элементовИ, выход которого соединен с выходом блока обнаружения окончания микропрограмм.. 4. Устройство по и. 1, о т л ич а и щ е е с я тем, что коммутатор кодов операций содержит дешифратори группу блоков элементов И, причемвход коммутатора кодов операцийсоединен с входом дешифратора и первыми входами блоков элементов И группы, вторые входы которых подключены к выходам дешифратора и управляющему выходу коммутатора кодов операций, выходы блоков элементов И группы соединены с адресным выходом коммутатора кодов операций.10 15 20 25 30 35 Изобретение относится к вычислительной технике и может быть исполь"зовано в высокопроизводительных ЭВМс параллельным выполнением микропрограммИзвестно устройство программногоуправления для системы дальней теле"фонной связи, которое содержит вход"ные регистры, дешифраторы, блок памяти микропрограмм, элементы И, элемент ИЛИ, генератор импульсов 1 .Недостатком этого устройства является низкая производительность,обусловленная значительными потерями времени. на анализ состояния устройства с целью выбора микропрограммна выполнение,Наиболее близким к изобретениюпо технической сущности и достигаемому положительному эффекту решениемявляется мультимикропрограммное устройство управления, содержащее коммутатор кода операции, первый блокэлементов И, группу блоков элементовИЛИ, группу блоков элементов И, первый блок элементов ИЛИ, генератортактовых импульсов, элемент ИЛИ, элемент И, триггер пуска и блок памятимикропрограмм, выход микрооперацийкоторого соединен с управляющим выходом устройства, первый управляющийвход устройства соединен через первый блок элементов И, управляемыйтриггером пуска, с входом коммутатора кода операций, адресный выходкоторого подключен к первому входугруппы блоков элементов ИЛИ, выход группы блоков элементов ИЛИ соединен с входом группы регистров адресов, выход которой подключен к первому входу группы блоков элементов И, выход группы блоков элементов И соеди нен с входом блока элементов ИЛИ, выход которого соединен с адресным входом блока памяти, управляющий вход которого соединен с выходом первого элемента И, второй вход которо го подключен к выходу генератора импульсов, вход пуска устройства соединен с единичным входом триггера пуска С 23;Недостатками известного устройства являются низкая производительность 50 и узкая область применения.узость области применения устройства обусловлена заранее предопределенным делителями частоты порядком включения микропрограмм, а также закреплением за микропрограммами оп- ределенных приоритетов.В устройстве невозможно реализовать в общем случае планирование с относительными приоритетами. Это при водит к тому, что среднее время ожидания заявок на выполнение микропрограмм не зависит от приоритета.Причиной ниЗкой производительности является простой устройства в ре жимах ожидания текущей микропрограммывЦель изобретения - расширение области применения и повышение производительности устройства.Поставленная цель достигается тем, что мультимикропрограммное устройство управления, содержащее ком- . мутатор кода операции, первый блок элементов И, группу блоков элементов ИЛИ, группу блоков элементов И, пер" вый блок элементов ИЛИ, генератор тактовых импульсов, элемент ИЛИ,элемент И, триггер пуска и блок памяти микропрограмм, выход микроопераций которого соединен с управляющим выходом устройства, первый управляющий вход устройства соединен с первым входом первого блока элементов И, второй вход которого соединен с единичным выходом триггера пуска, а выход - с входоМ коммутатора кода операций, адресный выход которого подключен к первым входам блоков элементов ИЛИ группы, выходы которых соеди. иены с входами регистров адресов группы, выходы которых подключены к первым входам блоков элементов И группы, выходы которых соединены с входами блока элементов.ИЛИ, выход которого соединен с адресным входом блока памяти микропрограмм, вход считывания которого соединен с выходом первого элемента И, выход первого элемента ИЛИ,соединен с первым входом первого элемента И, второй вход которого подключен к выходу генератора тактовых импульсов, вход пуска устройства соединен с единичным входом триггера, пуска, дополнительно содержит второй и третий блоки элементов ИЛИ, первый, второй, третий и четвер. тый блоки элементов И, блок элементов задержки, первый и второй блоки одновибраторов, вторую группу блоков элементов И, второй и третий элементы ИЛИ, второй элемент И,. регистр состояния микропрограмм, дешифраторсостояния, регистр текущей микропрог раммы,формирователь кодов маски, триггер режима, блок обнаружения окончания микропрограмм, блок провер. ки логических условий и триггер фиксации тупика, единичный выход которого соединен с вторым управляющим выходом устройства и нулевым взводом, триггера пуска, управляющий выход коммутатора кода операций соединенс первым входом второго блока элементов ИЛИ, второй вход которого через первый блок одновибраторов соединен с выходом окончания ожидания блока проверки логических условий, выход начала ожидания блока проверки логических условий соединен через второй блок одновибраторов с первым входом третьего блока элементов ИЛИ, второй вход которого подключен к выходу блока обнаружения окончания микропрограмм и первому входу второго блока элементов И, выходы второго блока элементов ИЛИ соединены с единичными входами соответствующих разрядов регистра состояния микро программ, выходы третьего блбка элементов ИЛИ соединены с нулевыми входами соответствующих разрядов регистра состояния микропрограмм, выходы которого соединены с первыми 10 входами третьего блока элементов И, выход формирователя кодов маски сое- . динен с вторыми входами третьего бло. ка элементов И, выходы которого подключены к владам дешифратора сос- . 15 тояния, выходы которого соединены с входами первого элемента ИЛИ, блока элементов задержки, вторыми входами блоков элементов И первой группы, первЫм входом блока обнаружения окончания микропрограммы, первым управляющим входом блока проверки логических условий и первым входом четвертого блока элементов И, второй вход которого соединен с нулевым выходом триггера режима, выходы блока элементов задержки подключены к первым входам блоков элементов И второй группы, выходы которых соединены с вторыми входами блоков элементов ИЛИ группы, выход первого элемента И соединен с вторым управляющим входом блока проверки логических условий, третий управляющий вход которого соединен с вторым управляющим входам устройства, первый 35 адресный, второй адресный выходы и выход логических условий блока памя ти микропрограмм подключены соответственно к первому адресному,второму адресному и четвертому управ ляющему входам блока проверки логических условий, адресный выход кото. рого соединен с вторыми входами блоков элементовИ второй группы, выходы четвертого блока элементов И соединены с единичными входами соот. ветствующих разрядов регистра текущей микропрограммы, выход которого соединен с вторым входом второго блока элементов И и входами второго элемента ИЛИ, выходы второго блока элементов И соединены с нулевыми входами соответствующих разрядов регистра текущей микропрограммы и входами третьего элемента ИЛИ, выход которого подключен к нулевому 55 входу триггера режима, единичный вход которого соединен с выходами второго элемента ИЛИ, выход тупика блока проверки логических условий соединен с входами второго элемента 60 И, выход которого соединен с единичным входом триггера фиксации тупика и третьим входом первого элемента И.Кроме того, блок проверки логических условий содержит дешифратор,пер 65 вую и вторую группы блоков элементов И, сумматор по модулю два, пер. - вый, второй и третий блоки триггеров первый и второй блоки элементов И, причем первый выход дешифратора соединен с первыми входами блоков элементов И первой группы, второй выход дешифратора соединен с первыми входами блоков элементов И второй группы, выходы которых соединены с первым входом сумматора по модулю два, второй вход которого подключен к второму адресному входу блока проверки логических условий, а выход - к адресному выходу и первому адресному входу блока проверки логических условий, четвертый управляющий вход блока проверки логических условий соединен с вторыми входами блоков элементов И второй группы, третий управляющий вход блока проверки логических условий подключен к нулевым входам первого блока триггеров и вторым входам блоков элементов И первой группы, выходы которых соединены с единичными входами первого блока триггеров, единичные выходы которых соединены с выходом тупика блока проверки логических условий и единичными входами второго блока триггеров, нулевые выходы первого блока триггеров соединены с единичны ми входами третьего блока триггеров, единичные выходы второго блока триггеров подключены к первым входам первого блока элементов И, выходы которого соединены с выходом начала ожидания блока проверки логических условий и нулевыми входами второго блока триггеров, единичные выходы третьего блока триггеров соединены с первыми входами второго блока элементов И, выход которого соединен с выходом окончания ожидания блока проверки логических условий и нулевы ми входами третьего блока триггеров, второй управляющий вход блока проверки логических условий соединен вторыми входами: первого и второго блоков элементов И.При этом блок обнаружения окончания микропрограмм содержит элемент И и блок элементов И, причем первый вход блока обнаружения окончания мик ропрограмм соединен с входами элемента И, выход которого соединен с первым входом блока элементов И, второй вход блока обнаружения оконча ния микропрограмм подключен к второму входу блока элементовИ, выход которого соединен с выходом блока обнаружения окончания микропрограмм.Кроме того, коммутатор кодов операций содержит дешифратор и группу блоков элементов И, причем вход ком мутатора кодов операций соединен с входом дешифратора и первыми входами блоков элементов И группы, вторые45 входы которых подключены к выходам ,дешифратора и управляющему, выходу коммутатора кодов операций, выходы блоков элементов И группы соединены с адресным выходом коммутатора кодов операций.Все микропрограммы в устройстве могут находиться в следующих состояниях: готовая (ожидающая) - есть заявка на выполнение данной микропрограммы и она не находится (нахо дится) в состоянии ожидания; текущая - с приходом заявки на выполнение микропрограммы последняя запускается и до своего окончания считает ся текущей микропрограммой, а после 35 завершения текущей микропрограммы в соответствии с относительными приоритетами выбирается на обслуживание готовая микропрограмма с наибольшим приоритетом, которая становится текущей до своего окончания; выполняемая - в данный момент физически выполняется устройством.Если. текущая микропрограмма не находится в ожидании, она является одновременно и выполняемой микро- программОЙ, если текущая микропрограмма переходит в ожидание, выполняе мой становится готовая микропрограмма с ближайшим большим приоритетом. Если переходит в ожидание выполняемая микропрограмма, выполняемой становится готовая микропрограмма с наибольшим приоритетом из подмножества заявок с приоритетом меньше или равным, чем у выполняемой микропрограммы, перешедшей в ожидание.Сущность новой дисциплины обслуживания заявок на выполнение микропрограмм состоит в следующем.Выбор выполняемой микропрограммы 4 О среди готовых осуществляется в соответствии с наибольшим приоритетоМ (без прерывания выполняемой микропрограммы) . При переходе в ожидание текущей микропрограммы выполняемой становится готовая микропрограмма, приоритет которой является наибольшим среди готовых заявок сприоритетом ниже. Все выполняемые микропрограммы с приоритетом ниже или равнымприоритету текущей микропрограммы обслуживаются в.:соответствии с абсолютными приоритетами. При переходе в состояние готовности по окончании ожидания микропрограммы с высшим приоритетом выполняемая микропрограм ма прерывается. Дообслуживание любой микропрограммы осуществляется с точки последнего прерывания, т.е. результаты выполнения микропрограммы в режимах ожидания микропрограмм 60 высших приоритетов сохраняются.На фиг.1 представлена функциональ. ная схема предлагаемого устройства; на фиг,2 - функциональная схема блока проверки логических условий; на 65 фиг.З - функциональная схема блокаобнаружения окончания микропрограммФна фиг.4 - схема коммутатора кодовопераций; на фиг.5 - пример таблицысоответствия дешифратора состояниймикропрограмм; на фиг.6 - пример таблицы соответствия формирователя кодов маски; на фиг. 7 и 8 - схемаалгоритма функционирования устройства.Устройство содержит (фиг.1) первый управляющий вход 1 устройства,вход 2 пуска устройства, триггер 3пуска, первый блок 4 элементов И,коммутатор 5 кодов операций, первыйэлемент ИЛИ 6, генератор 7 тактовых,импульсов, первый элемент И 8, третий блок 9 элементов ИЛИ, второйблок 10 элементов ИЛИ, регистр 11состояния микропрограмм, третий блок13 элементов И, дешифратор 13 состояния микропрограмм, блок 14 элементов 14 задержки, вторую группу 15блоков элементов И, группу блоков 16элементов ИЛИ, группу регистров 17адресов микропрограмм, первую группублоков 18 элементов И, первый блок19 элементов ИЛИ, блок 20 памятимикропрограмм, первый 21 и второй22 адресные выходы, выход 23 логи-.ческих условий, выход 24 микроопераций, блок 20 памяти микропрограмм,первый 25, второй 26 и третий 27управляющие входы, первый 28 и второй 29 адресные входы, четвертый30 и первый 31 управляющие входыблока 32 проверки логических условий, который имеет адресный выход 33,выход 34 тупика, выход 35 началаожидания, выход 36 окончания ожидания блока 32, первый управляющийвыход 37 устройства, блок 38 обнаружения окончания микропрограмм, первый блок 39 одновибраторов, второйэлемент И 40, вторОЙ блок 41 одновибраторов, триггер 42 тупика, второй управляющий выход 43 устройства,второй элемент ИЛИ 44, второй блок45 .элементов И, третий элемент ИЛИ 46триггер 47 режима, четвертый блок48 элементовИ, регистр 49 текущеймикропрограммы и формирователь 50кодов маски.,Блок 32 (фиг.2) содержит дешифратор 51, первую группу 52 блоков элементов И, блок 53 сумматоров по модулю два, вторую группу 54 блоков элементов И, первый 55, второй 56 и,третий 57 блоки триггеров, первый58 и второй 59 блоки элементов И.Блок 38 (фиг.З) содержит элементИ 60 и блок 61 элементов И.Коммутатор 5 кодов операций содержит дешифратор 62 и группу 63блоков элементов И.На схеме алгоритма функционирования (фиг.7 и 8) устройства принятыследующие условные обозначения исокращения: ВС - регистр; Тг - триг-гер; КОП - код операции; МП - микропрограмма; МК - микрокоманда; ЙС АСМП - регистр состояния микропрограмм; ВС ТМП - регистр текущей микро.программы; Р - приоритет," ГИ - генератор импульсов; БП - блок памятимикропрограмм и БПЛУ - блок проверки логических условий.Устройство работает следующим образом.30В исходном состоянии все элементы памяти находятся в нулевом состоянии,На вход 2 устройства поступает сигнал пуска, который открывает элементы И 4 и разрешает прохождение 15 сигнала запроса на коммутатор 5 кодов операций (фиг.4) . Сигнал запроса поступает на вход 1 устройства и определяет код операции и приоритет микропрограмм. Поскольку поток поступления запросов на выполнение микропрограмм ординарный; запросы на входы устройства приходят поочередно.С адресного выхода коммутатора 5 25через элементы ИЛИ 16 код операции записывается в регистр 17 адреса блока, соответствующий приоритету микропрограммы и определяет начальный адрес этой микропрограммы. Одновременно сигналом с управляющего выхода коммутатора 5 через элементы ИЛИ 10 в единичное состояние устанав .ливается соответствующий триггер в регистре 11. Тем самым определяется наличие запроса на выполнение микропрограммы и ее приоритет. При этом наивысшему приоритету микропрограммы соответствует установка в единичное состояние триггера с наименьшим номером в регистре 11. 40С выхода регистра 11 через открытые элементы И 12 сигналы готовности микропрограмм поступают на входы дешифратора 13, который выбирает для обслуживания микропрограмму с наи высшим приоритетом.Далее устройство параллельно обра. батывает поступающие запросы и выбранную на обслуживание дешифратором 13 микропрограммУ, При этом по сигналам запроса может проИзводиться заполнение регистра 11 и запись кодов операций, соответствующих микропрограмм в регистры 17, как было описано.Очередной запрос на выполнение :микропрограммы данного приоритета может поступить только после завершения выполнения предыдущей микропрограммы этого же приоритета.Для обеспечения дисциплины обслу живания микропрограмм по относительным приоритетам сигнал с выхода дешифратора 13 поступает на вход соответствующего разряда регистра 49 текущей микропрограммы через открытые 65 элементы И 48. При этом триггер в регистре 49, соответствующий запускаемой на обслуживание микропрограмме, устанавливается в единичное состояние. Сигналы с выхода регистра 49 поступают на вход блока 50 формирования кодов маски.формирователь 50 маскирует сигналами со своих выходов на элементах И 12 прохождение сигналов запросов на выполнение микропрограмм, приоритет которых выше, чем у текущей микропрограммы после получения ею управ ления.Тем же сигналом с выхода регистра 49 через элемент ИЛИ 44 устанавливается в единичное состояние триггер 47 режима, сигнал с нулевого выхода которого закрывает элементы И 48. Таким образом, блокируется изменение состояния регистра 49 и, следовательно, кода маски до окончания выполнения текущей микропрограммы. Это позволяет обеспечить абсолютный приоритет дообслуживания текущей микропрограммы.Одновременно соответствующим сигналом с выхода дешифратора 13 открываются элементы И 18, а через элементы 14 задержки - элементы И 15 в цепи соответствующей выбранной микропрограмме, этим же сигналом через элемент ИЛИ 6 открывается элемент И 8 и разрешается прохождение тактовых импульсов с выхода генератора 7 на вход считывания блока 20 памяти микропрограмм и на вход 26 блока 32 проверки логических условий фиг.2).Код адреса микрокоманды текущей микропрограммы иэ соответствующего регистра 17 адреса блока, через соответствующие открытые элементы И 18 и ИЛИ 19 считывается в блок 20 памяти микропрограмм. С первого 21, второго 22 и третьего 23 выходов блока 20 памяти микропрограмм в блок проверки логических условий поступают коды неизменяемой части адреса, модифицируемой сигналами логических условий части адреса микрокоманды и коды логических условий соответственно. С адресного выхода 33 блока 32 код адреса очередной микрокоманды текущей микропрограммы через открытые элементы И 15 и ИЛИ 16 записывается в соответствующий регистр 17 адреса блока. Выполнение текущей микропрограммц продолжается до начала режима ожидания текущей микропрограммы или до окончания выполнения текущей микропрограммы.В случае обнаружения микрокоманды ожидания текущей микропрограммы сигнал с управляющего выхода 35 блока 32 проверки логических условий поступает на вход соответствующего данной микропрограмме одновибратора 41Сигная с выхода одновибратора 41 ,через элемент ИЛИ 9 устанавливает внуль триггер в регистре 11 состояния микропрограмм, соответствующий текущей микропрограмме, что приводит к снятию сигнала готовности текущей микропрограммы и переходу ее в состояние ожидания.При этом на выходе блока 13 снимается соответствующий этой микропрограмме разрешающий сигнал, закры ваются элементы И 18, запрещая тем самым считывание иэ того регистра 17 адреса блока, который соответствует микропрограмме,перешедшей вожидание. Код адреса очередной микрокоманды, с которой будет продолжено выполнение прерванной микропрограммы, с выхода 33 блока 32 проверки логических условий через элемент И 15 записывается в соответствующий регистр 17 адреса блока.После этого задержанный на элемен те 14 задержки сигнал с выхода дешиф ратора 13 закрывает элемент И 15 и тем самым запрещает дальнейшую запись в соответствующий регистр 17 адреса блока микропрограмм, перешедшей в режим ожидания.В случае окончания текущей микропрограммы с выхода 24 микроопераций блока 20 памяти микропрограмм код окончания поступает на выход устройства 37 и в блок 38 обнаружения окон. чания микропрограммы. На второй вход блока 38 подается признак выбора .микропрограмм с выхода блока 13 (фиг.3).Сигнал с выхода блока 38 через элемент ИЛИ 9 устанавливает в нуле" вое состояние соответствующий данной микропрограмме триггер в регистре 11 После этого устройство готово принять запрос на обслуживание микропрограммы с таким же приоритетом, что и у завершенной.Одновременно тем же сигналом с выхода блока 38 через элементы И 45 и ИЛИ 46 устанавливается в нуль триг гер 47 режима и соответствующий триггер в регистре 49. Формирователь 50 снимает все запрещающие сигналы с элементов И 12, а триггер 47 режима с элементов И 48. Поскольку все элементы И 12 открыты, с выходов всех разрядов регистра 11 на входы блока 13 поступают все сигналы запросов на выполнение микропрограмм, хранящихся в регистре 11. Дешифратор 13 выбирает на обслуживание готовую микропрограмму с наивысшим приоритетом (она становится текущей) и устройство начинает ее выполнение аналогично рассмотренному выше.Дообслуживание текущей микропрограммы по окончании режима ожидания происходит следующим образом. Сигнал окончания ожидания с выхода 36 блока. 32 проверки логических условийпоступает на вход соответствующегореинициируемой микропрограмме одновибратора 39. С его выхода сформиро" 5ванный импульс через соответствующий. элемент ИЛИ 10 устанавливает в единичное состояние. соответствующийтриггер в регистре 11. Тем самымвосстановлен признак готовности этоймикропрограммы. Так как в момент пре рывания текущей микропрограммы непроисходит изменения состояния регистра 49, элемент И 12, соответствующий этой микропрограмме, открыт.Таким образом, с выхода регистра 15 11 через соответствующий элементИ 12 на вход дешифратора 13 поступаетсигнал готовности текущей микропрограммы, приоритет которой выше, чем увсех готовых микропрограмм. При.этом дешиФратор 13 Формирует разрешающий сигнал для элементов И 15 и18 текущей микропрограммы и запрещающий сигнал для всех остальных элементов И 15 и 18. В дальнейшем дообслуживание текущей микропрограммыпроисходит аналогично рассмотренному.В режимах ожидания текущей микропрограммы в устройстве возможновыполнение микропрограмм с приоритетом ниже, чем у,прерываемой, приналичии от них сигналов готовности(соответствующие триггеры регистра11 установлены в единичное состояние).В этом случае сигналы с выходаблока 50 Формирования кодов маскине блокируют соответствующие элементы И 12 для тех микропрограмм, прио"ритет которых ниже, чем у текущеймикропрограммы, находящейся в ожида нии. Дешифратор 13 осуществляет выбор на обслуживание микропрограммыс приоритетом ниже, чем у текущей.прерванной, но старшим среди запросов низших приоритетов.45 При этом сигналами с дешифратора13 открываются соответствующие эле-,менты И 15 и 18 в целях соответствующего этой микропрограмме регистра17 адреса блока. Устройство реализует эту микропрограмму аналогичноописанному.В устройстве возможно вложениережимов ожидания. В режимах ожиданиятекущей микропрограммы выполняетсяочередная готовая микропрограмма,которая тоже может иметь микрокоманды ожидания (вложение ожиданий). Вэтом случае устройство может начатьреализацию готовой микропрограммыочередного низшего приоритета. ана логично рассмотренному.По окончании режима ожидания мик.ропрограммы с более высоким приоритетом выполнение всех других микропрограмм низшего приоритета преры-, 65 вается. Дообслуживание реинициируемой микропрограммы происходит анало гично рассмотренному дообслуживанию текущей микропрограммы.В процессе функционирования устройства может возникнуть ситуация, когдавсе микропрограммы перейдут в ожидания (тупик). В этом случае операционная система ЭВМ получает сообщение о возникновении тупика. Формирование сигнала о возникновении тупика происходит следующим образом.С управляющего выхода блока 34 на .элемент И 40 поступает полный набор сигналов начала ожидания всех микропрограмм.Сигналом с выхода элемента И 40 закрывается элемент И 8 и запрещается поступление тактовых импульсов 1 с генератора 7, а триггер 42 устанавливается в единичное состояниеСигнал с единичного выхода триггера 42 поступает на нулевой вход триггера пуска 3 и,устанавливает его в нулевое состояние,что приводит к эапре щению прохождения сигналов запрета на коммутатор 5 через элементы 44 и, следовательно, останову устройства. Кроме того, сигнал с единичного выхо да триггера 42 поступает на второй управляющий выход устройства 43 для сообщения операционной системе ЭВМо возникновении тупика.Анализ возникшей тупиковой ситуации может выполнять операционнаясистема ЭВМ.5 Производительность известного усъройства Ч определяется выражением%В- среднее время выполнения микропрограммы,а производительность предлагаемого 1 э устройства Р - выражениемРф-М(й+1 фз.Сопоо 1 авление выражений показывает, что выигрыш в производительнос.ти предлагаемого устройства с можно20 приближенно оценить следующим образом:(Нфй Чйю25 Р Ьф 148(й+1%Таким образом, предлагаемое уст-ройство превосходит известное попроизводительности примерно в трираза.