Устройство для сортировки информации

(19) (111 3(596 06 Р 7 0 ОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ ОБР САН ниЯ 1 396855489/18-24(57) УСТРОЙ РИАЦИИ по а ч а ю щ в е расширения ей устройст информацион(56) В 46 (про (54) ИНФО л и лью ., иост ,Бии ВТОРСКОМУ СВИДЕТЕЛЬСТВУ ТВО ДЛЯ СОРТИРОВКИт.све 9 463966, о то я твм, что, с цвункциональных возможа путем идентификаого вхрда выбранного числа, в него введены дополнительныеэлементы памяти, дополнительныймажоритарный элемент и элементы И,причем вход каждого дополнительногоэлемента памяти соединен с выходомсоответствукщей схемы сравнения, инверсные выходы дополнительных элементов памяти Соединены с первымивходами .соответствующих элементов И,прямые выходы дополнительных элемен-тов памяти подключены к входам допол 1 нительного мажоритарного элемента,,выход дополнительного мажоритарногоэлемента, соединен с вторыми входамиэлементов И, выходы которых соединены с идентификационными выходами устройства.Изобретение относится к автоматике и вычислительной технике и можетбыть использовано в автоматизированных системах управления и мультипрограммных вычислительных системах,По основному авт.св. Р 463968 известно устройство, которое содержитэлементы памяти, схемы сравнения имажоритарный элемент, причем выходывсех элементов памяти соединейы свходами мажоритарного элемента, выход 10которого соединен с первыми входамисхем сравнения и выходом устройства,каждый вход устройства соединен спервым входом соответствующего эле. -мента памяти, выход каждого из которых соединен свторым входом соответствунхцей схемы сравнения, выход каждой схемы сравнения соединен с вторым входом одноименного элементапамяти 11,20Недостаток известного устройствазаключается в невозможности идентифицировать для вычислительной системыинформационный вход, по которому поступило в устройство К-е по величине.число.Цель изобретения - расширениеФункциональных возможностей устройства путем .идентификации информационного входа, по которому поступило вустройство К-е по величине число,Цель достигается,тем, что в устройство введены дополнительные эле- менты памяти, дополнительный мажоритарный элемент и элементы И, причем вход каждого дополнительного элемента памяти соединен с выходом соответствующей схемы сравнения, инверсные выходы дополнительных элементов памятисоединены с первыми входами соот ветствующих элементов И, прямые выходы дополнительных элементов памяти подключены к входам дополнительного мажоритарного элемента, выход дополнительного мажоритарного элемента 45 соединен с вторыми входами элементов И, выходы которых соединены с идентификационными выходами устройства.Укаэанная совокупность элементов и связей позволяет осуществлять иден тификацию информационного входа, по которому поступило в устройство К-е по величине число, путем выделения с помощью дополнительного элемента памяти и элементов И К-й схемы сравнения, на выходе которой не было сигнала фНеравенство.ф в момент времени, определяемый дополнительным мажоритарным элементом.На чертеже представлена схема предлагаемого устройства. 60Устройство содержит и входов 1,элементы памяти 2,схемы сравнения 3, мажоритарный элемент 4 и-к+1 из Лф, дополнительные элементы 5 памяти, дополнительный мажоритарный эле мент 6 е"И -1 из и , элементы И 7 и идентификационные выходы 8.Каждый из входов 1 соединен с ин" Формационным входом соответствующего элемента 2 памяти, а его выход сое-динен с вторым входом соответствующей схемы 3 сравнения и мажоритарного элемента 4, выход которого подключен к первым входам всех схем 3 сравнения. Выход каждой схемы 3 сравнения соединен с блокировочным входом соответствующего элемента памяти и входом соответствующего дополнительного элемента 5 памятиИнверсные выходы всех дополнительных элементов 5 памяти подключены к первым входам соответствующих элементов 4, а прямые выходы - к входам дополнительного мажоритарного элемента. Выход дополнительного мажоритарного элемента б соединен с вторыми входами всехэлементов И 7. Выходы элементов И 7 соединены с идентификационными выходами устройства,Устройство работает следующим образом.На входы 1 подаются обрабатываемые числа последовательным двоичным кодом, начиная со старших разрядов. Значения одноименных разрядов всех поступивших чисел запоминаются соответствующими элементами 2 памяти и передаются на входы мажоритарногоэлемента 4. Если число единиц, поступивших на входы мажоритарного элеменЭ.та 4, йе меньшеего порога (И-к+1),на его выходе формируется также еди"ничное значение одноименного разрядавыходного чИсла. При невыполненииуказанного условия выходное число вданном разряде принимает нулевое значение. Сформированное значение разряда выходного числа подается на один из входов схем 3 сравнения, где производится его сравнение со значения-ми одноименных разрядов, подаваемыми на входы мажоритарного элемента 4.При неравенстве схема 3 сравнениявырабатывает сигнал, который поступа"ет на блокировочный вход элемента 2памяти и блокирует в нем прием последукцих.разрядов чисел с входа 1 устройства.Элемент памяти независимо от значения последующих разрядов числа, подаваемого на его информационный вход,остается в состоянии, соответствующемзначению первого несравнившегося разряда.Вырабатываемый сигнал также поступает на вход дополнительного элемента 5 памяти, устанавливая его по инверсному выходу в состояние "О, апо прямому выходу - в состояние 1.По мере поступления на входы 1устройства разрядов обрабатываемыхчисел на его выходе .формируется пос-ледовательность значений К-го по ве3 104363,54 Составитель Е.ИвановаРедактор Г. Везвершеико Техред И. Костий Корректор С. шекмар Заказ 7338/51 Тираж 70 б Подписное ВНИЯПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, З, Раушская наб., д. 4/5филиал ППП фПатент"., г.ужгород,.ул.Проектная, 4 личине числа, а на входы дополнительного мажоритарного элемента 6 по мере формирования К-го по величине чис"ла поступают единичные сигналы с дополнительных элементов 5 памяти, соответствующих входам 1, по которымпередается это число. При достижениипорога срабатывания фея -1 из п ф дополнительного мажоритарного элемента б единичное значение сохранитсяна инверсном выходе только у дополнительного элемента 5 памяти, соответствующего входу,1, по которому пе"редавалось К-е число, На выходе мажо".ритариого элемента б формируется единичный сигнал, который открывает эле мент И 7 в случае, если на его пер-вом входе присутствует единичный сигнал с дополнительного элемента 5 памяти. При этом на выходе 8 элементаИ 7, соответствующего входу 1, по которому передавалось К-е читало, форми" руется сигнал1 фф, на остальных выходах 8 - сигнал Офф.Таким образом введение в устройство дополнительных элементов и связей позволяет .по сравнению с прототипом дополнительно идентифицировать вход, по которому передавалось К-е по величине число, что дает воз" можность испольэовать его в мульти- программных вычислительных процессах для обработки запросов, приоритет которых задается источником запроса в виде последовательного двоичного кода.По сравнению с известным предлагаемое устрфйство более универсально, так как для расширения диапазона при" оритетов в известном устройстве требуется увеличить разрядность регистров и коммутаторов каналов, а в предлагаемом только изменить разрядность поступакщего на входи последовательного кода без увеличения оборудования.