Устройство для программного управления синхронно асинхронными приемопередатчиками

(19 з 1511 6 06 Г ЗОБРЕТЕН ОП ЕТ СКОМУ А ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) 1. Тепляков И. М. Радиотелеметрия. М., "Советское радио", 1966, с. 213, рис, 209.2. Балашов Е. П, и Пузанков Д. В. Микропроцессоры и микропроцессорные системы. М., "Радио и связь", 1981, с. 42, рис, 2,9, с, 147, рис. 4, 15 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ ПРОГРАММНОГО УПРАВЛЕНИЯ СИНХРОННО - АСИНХРОННЫМИ ПРИЕМОПЕРЕДАТЧИКАМИ, содержащее генера-, тор тактовых импульсов и в каждом узле управ. ления счетчик и дешифратор, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия работы устройства, в него введены формирователь импульсов, ннвертор, . первый и второй формирователи кодов и в ка,адом узле управления формирователь кода, делитель частоты и триггер, первый вход первого формирователя кода объединен с входами. формирователя импульсов, инвертора и второго формирователя кода и подключен к входу устроиства,.выход инвертора соединен с вторым входом первого формирователя кода, выход генератора тактовых импульсов соеди. нен с первыми входами делителей частотывсех узлов управления, в каждом узле управ. ления выхпд делителя частоты соединен с пер-. вым входомсчетчика, первый и второй выхо. ды которого соединены соответственно с первыми и вторыми входами дешифратора и формирователя кода, выход дешифратора сое. . дннен с первым входом триггера, выход триг.с гера соединен с вторыми входами делителя частоты, счетчика и третьим входом формирователя кода, выход формирователя импульсов соединен с вторым входом триггера первого узла управления, выход триггера каждого е предыдущего узла управления соединен с вто- уу рым входом триггера каждого последующего %УФ узла управления, первые выходы формирова.телей кода всех узлов управления объединены и подключены к первым выходам устройства, вторые выходы формирователей кода каждоговЫ узла управления подключены к вторым выходам устройства, выходы первого и второго формирователей кода соединены соответственно фффь с третьими и четвертыми выходами устройства. фф4 В1043649 2 1Изобретение относится к вычислительной.технике и предназначено для программированиясинхронно - асинхронных приемопередатчиков,являющихся преобразователями последователь.ного кода в параллельной и параллельного впоследовательный,Известен преобразователь последовательногокода в параллельный, представляющий собойобычный регистр сдвига 11.Недостатком такого преобразователя явля.ется его малые функциональные возможности:преобразование кодовых слов с определеннымчислом разрядов, равным числу разрядов ре.гистра сдвига; невозможность проверки начетность принятых кодовых комбинаций,Наиболее близким к предлагаемому является вычислительное устройство, содержащее. генератор тактовых импульсов, выход которого соединен с входом процессора, выход про.цессора соединен с выходами постоянных эа.поминающих устройств, оперативных запоминающих устройств н синхронно - асинхронных прие.мопередатчиков, выходы постоянных запоминающих устройств, входы (выходы) оперативных устройств и первые (входы) выходысинхронно - асинхронных прнемопередатчиковсоединены с входом(выходом) процессора,вторые (входы) выходы синхронно - асинхрон.ных приемопередатчиков являются входами(выходами) устройства,. Процессор содержитпервый буферйый запоминающий блок, первыйвход (выход) которого является (входом)выходом процессора, второй вход (выход)соединен с первыми входами первого регистра,вход (выход) дешифратора соединен с входом(выходом) счетчика, выход счетчика соединенс первым входом второго буферного запоминающего блока, первый и второй выходы дешифратора соединены соответственно с входомблока управления и вторым входом первогорегистра, выход первого регистра соединен свходами третьего и четвертого регистров ивторым входом второго буфарного запоминаю.щего блока, выход которого является выходомпроцессора, выходы третьего и четвертого ре.гистров соединены соответственно с первым ивторым входами арифметическо - логическогоблока, выход которого соединен с вторымвходом (выходом) первого буферного запоминающего блока.В этом устройстве эа счет использованиясинхронно - асинхронных приемопередатчиковрасширяются функциональные возможностипреобразования последовательного кода в параллельный и параллельного в последователь.ный 23Однако для программирования синхронно - (асинхронных приемопередатчиков на определен.ный режим работы используется процессор, что снижает эффективность (быстродействие) работы всего вычислительного устройсгва в целоми, в частности, программируемых синхронно -асинхронных приемопередатчиков.5 Цель изобретения - повышение быстродейст.вия работы программируемых синхронно - асинх.ронных прнемопередатчиков.Поставленная цель достигается тем, что вустройство для программного управления 1 О синхронно - асинхронными приемопередатчиками,содержащее генератор тактовых импульсов и вкаждом узле управления счетчик, дешифратор,введены формирователь импульсов, инвертор,первый и второй формирователи кодов н в 15 каждом узле управления формирователь кода,делитель частоты и триггер, первый вход первого формирователя кода, объединен с входамиформирователя импульсов, инвертора и второгоформирователя кода и подключен к входу 20 устройства, выход инвертора соединен с вторымвходом первого формирователя кода, выходгенератОра тактовых импульсов соединен спервыми входами делителей частоты всех узловуправления, в каждом узле управления выход 25 делителя частоты соединен с первым входомсчетчика, первый и второй входы которого,соединены соответственно с первыми и вторыми входами дешифратора и формирователякода, выход дешифратора соединен с первымвходом триггера, выход триггера соединен свторыми входами делителя частоты, счетчикаи третьим входом формирователя кода, выходформирователя импульсов соединен с вторымвходом триггера первого узла управления, 35выход триггера каждого предыдущего узлауправления соединен с вторым входом тригге.ра каждого последующего узла управления,первые входы формирователей кода всехузлов управления объединены и подключены к 40первым выходам устройства, вторые входыформирователей кода каждого узла подключе.ны к в.торым выходам устройства, выходыпервого н второго формирователей кода соеди.иены соответственно с третьим и четвертымвыходами устройства.На фиг. 1 и 2 представлена структурнаясхема предлагаемого устройства.Устройство содержит программируемыесинхронно - асинхронные приемопередатчики 1,делители 2 частоты, счетчики 3, генератор 4.тактовых импульсов, формирователи 5 кода,дешнфраторы 6, формирователь 7 импульсов,ВЯ - триггер 8, инвертор 9, формирователи 10и 11 кода.Устройство работает следующим образом.При включении устройства генератор 4начинает генерировать импульсы, После отсчетатрех импульсов на выходе счетчика 3 появитсякод 11, который вызывает срабатывание деши.фратора б, опрокидывающего григгер 8 всостояние 1, Формирователи 5, 10 и 11 уста.навливаются в третье состояние (выходы их отключены), Для приведения приемопередатчи ков 1 в рабочее состояние в ка,дый из них должны быть последовательно записаны два кода: код Мо 1 - инструкция режима и код Ио 2 - инструкция команды, которые определяют режим работы преобразователей 1.Например, допустим, что приемопередатчики 10 первого ряда должны работать в следующем режиме: число информационных бит в слове 8; производится контроль четности; длина стоп. бита равна двум битам; частота синхронизации в 64 раза больше скорости поступления инфор. 15 мации из канала связи. Тогда кодНф 1"11111111"; код Ио 2 - "ХОХХХ 1 ХХ"; где Х - безразлично 1 или О. Задаем код М 2 - "10111111". В шестом разряде сначала должна быть записана "1", а затем "0". Те же условия,10 - по три числа информационных бит в слове, равном 5, - будут выполняться при записи следующих кодов: код У 1 - 11110011 и код М 2 - 10110111. Таким образом, программирование приемопередатчиков 1 сводится к 25 записи в каких - либо разрядах сначала "1", а затем "0" или наоборот.Рассмотрим процесс программирования первой группы приемопередатчиков 1 для работы с 8 - битовыми словами. Выход первого разряда счетчика 3 соединен с входом формирователя 5, имитирующего сигнал разрешения на .прием (РП). Выход второго разряда счетчика 3 соединен с входом формирователя 5, обеспечивающим запись в шестой разряд приемоиередатчиков 1 сигнала "0" или "1", В качестве формирователей 5, 10 и 11 используются микросхемы К 564 ЛН 1, имеющие три состояния на выходе, По сигналу "11 одготовка, который выдается, например, центральным процессором или другим внешним устройством управления,40 срабатывает одновибратор 7, вырабатывается короткий импульс, длительность которого мень. ше длительности импульса, снимаемого с выхода второго разряда счетчика 3. Импульсомодновибратора 7 опрокидывается триггер 8,открывая делитель 2 частоты и счетчик 3 дляпрохождения импульсов от генератора 4 иподключая входы формирователя 5 к,своимвыходам, Одновременно по сигналу "Подготовка" подключаются входы, формирователей 10и 11 к своим выходам, подавая сигналы выдачиданных (ВД) и управление/данныв (УД) иасоответствующие входы приемопередатчиков 1,После отсчета трех импульсов срабатываетдешифратор б, возвращая триггер 8 первогоузла управления в исходное состояние. Приэтом срабатывает триггер 8 второго узла управления и режим записи повторяется для приемопередатчиков второй группы. В зависимости откоммутации входов формирователей 5 обеспечивается нужный режим работы .приемопередат.чиков 1. После программирования последнейгруппы приемопередатчиков. сигнал "Подготовка"снимается и формирователи 5 и 10 приводятся втретье состояние, Формирователь 11 обеспечиваетна выходах состояние логического нуля, что нужнодля последующей работы приемопередатчиков1 в режиме приема информации из каналовсвязи.Коммутация входов формирователей 5, вы.полненных на интегральных микросхемах серииК 564, к тому или иному потенциалу источникапитания и выходам счетчика 3 производится спомощью распаиваемых перемычек в эксплуатирующей организации, что значительно упроцает перепрограммирование устройства приизменении режима работы приемопередатчиков1. Применение отдельного устройства для программирования синхронно в ,асинхронных приемо.передатчиков 1 освобождает центральный про.цессор от выполнения этой функции, повышаяэффективность его работы и следовательнобыстродействие преобразователей последователь.ного кода в параллельной и параллельного впоследовательной,1043649 ирОймп 2 ОФ зизак Я орректор Л Бокшанодписное Заказ 7339/52 веошенко Н 1130 Филиал П Составитель М. НикуленковТехоел С. МигуноваТираж 706ИПИ Государственного комитета СССРделам изобретений и открытийМосква, ЖРашскал наб, д. 4 1П "Патент", г. Ужгород, ул, Проект