Патенты опубликованные 23.06.1981

Номер патента: 840878

Опубликовано: 23.06.1981

Автор: Журавлев

МПК: G06F 5/02

Метки: двоично-десятичного, код, кода"12222, последовательный

...разряда регистра.и вторымвходом первого элемента ИЛИ, прямой выход 1"го элемента ИЛИ группы соединен с третьим входом (1+1) -ого элемента ИЛИ группы, выходы элементов И группы соединены с входами установ ки нуля соответствующих разрядов регистра, прямой выход и-ого элемейта ИЛИ группы является выходом окончания преобразования.На чертеже представлена блоксхема преобразователя.,Пробразователь содержит входной регистр 1, состоящий из триггеров, группу элементов ИЛИ 2, группу элементов И 3, первый и второй элементы ИЛИ 4 И 5, дополнителный элемент И б, вход 7 опроса преобразователя, информационный выхбд 8 преобразователя и сигнальный выход 9 преобразователя.Преобразователь работает следующим образом.Если в левый значащий триггер с...

Номер патента: 840879

Опубликовано: 23.06.1981

Авторы: Подольский, Родин, Соснин

МПК: G06F 5/04

Метки: дополни-тельный, кода, прямого

...подключена ко входу первого разряда сумматора 2-1, 1-ая .шина каждого последующего разряда входного кода А;(21 Ез) подключена КО вхОДУ (1-11-ГО элемента И-НЕ и ко входу 1-го разряда сумматора 2. Один вход и-го элемента И-НЕ подключен к (и+1)-ой шине управляющей константы Оф, а выход и-го элемента И-НЕ подключен дополнительно ко входу переноса п-го разряда сумматора.Преобразователь работает следующим образом.Входной разрядный код А=А АА в прямом коде поступает на первые входы соответствующих разрядов сумматора 2 и со сдвигом влево на один разрядниа первые входы элементов б И"НЕ. При поступлении положительного числа ецио знаковый разряд А="О) блокирует элементы И-НЕ, что при подключении выхода и-го элемента И"НЕ ко входу переноса и-го...

Номер патента: 840880

Опубликовано: 23.06.1981

Авторы: Козак, Соляниченко, Стахов

МПК: G06F 7/00

Метки: минимальной, приведения, р-кодов, фибоначчик, форме

...соединен сустановочным входом 3 свертки. Единичный выход триггера является информационным выходом блока свертки.Первый вход элемента И 9 соединенс нулевым выходом триггера 8, второйи третий входы .элемента И 9 соединены соответственно с информационнымивходами 4 и 5 свертки, четвертыйвход элемента И 9 соединен с управляюшим входом б свертки. Выход элемента И 9 является управляющим выходом блока свертки.Устройство работает следующим об Оразом.Предположим, что необходимо осуществить операцию принедения к минимальной форме, например, числа 5, которое представлено в 1-коде Фибоначчи отличном от минимального, следуюшим образомВес раз яда 5 3 2 1 11 код Фибоначчи 01011Двоичная информация параллельно поступает на информационные входы 7 волоков...

Номер патента: 840881

Опубликовано: 23.06.1981

Авторы: Козюминский, Мищенко

МПК: G06F 7/00

Метки: арифметический, модуль, управляемый

...элемент И 42. Входы элемента 42 подключены к выходу элемента НЕ 13 логического блока 1 и к выходам элементов 40 и 41. Входы элементов 40 и 41 соединены соответственно: вход элемента 40 соединен с логическим входом 19 модуля и с вьйодом элемента И 4 блока 1; вход 41 - с управляющим входом 43 модуляи с выходом 39 модуля. Выход элементаИ 42 является выходом 44 модуля.Арифметический модуль работаетследующим образом,На логические входы 19-22 подаютсясоответственно сигналы переноса илизаема Рили 3 4 из младшего Разряда, сигнал кода Х операнда Х илизаписываемого числа 2, сигнал 84с выхода старшего разряда для сдвигов вправо, сигнал Б 4с выходамладшего разряда для сдвигов влево,Сигналы 0., 0 и О на управляющихвходах 14, 15 и 18 модуля...

Номер патента: 840882

Опубликовано: 23.06.1981

Авторы: Папуцкая, Сечкин, Чидсон

МПК: G06F 7/00

Метки: буле-вых, значений, функций

...5 и четвертого 7 элементов И,Выходы второго 5 и третъего б элементов И соединены с входами второго эле"Мента ИЛИ 9,выхо 4 которого соединенс входом Установка в Офф второгоэлемента ПАМЯТЬ 12 и с входом фустановка в 1 фф третьего элемента ПАМЯТЬ 13.Входы четвертого 7 и пятого 8элементов И соединены с входом ффус-.тановка в 1 второго элемента ПАМЯТЬ 12. Шика синхронизации 3 соединена с управляющими входами второго12 и третьего 13 элементов ПАМЯТЬ.Единичный выход третьего элементаПАМЯТЬ 13 соединен с третьими инверснюе входамк четвертого 7 н пятого 8 элементов И. Единичный выходвторого элемента ПАМЯТЬ 12 соединенео вторыми вкодамк первого элементаИ 4 и первого элемента ИЛИ 14.Выход первого элемента И 4 соединен е входом Установка в 1 ф...

Номер патента: 840883

Опубликовано: 23.06.1981

Авторы: Артюхов, Суханов, Шалыто

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...45 типов формул в этом базисе из 4 букв, и дополнительно шестнадцать представителей типов формул из возможных двадцати четырех представителей типов формул в базисе И, ИЛИ и НЕ из 5 О 5 букв.Модуль содержит ключевые элементыисполнительную схему 2, и управляющую схему 3, диод 4, выводы 5, 6 и 7, 8 - 15, причем выводы 7, 8, 10, 12 и 14 являются входами модуля, выводы 6, 11, 13 и 15 - входами- выходами модуля, а вывод 9 - выходом модуля.Анод диода 4 соединен с входом модуля 8. Катод диода 4 соединен со ЬО вторым входом-выходом исполнительной схемы 2 первого ключевого элемента 1, с выходом 9 модуля и с первым ,входом-выходом исполнительной схемы.2 второго ключевого .элемента 1. Вход-выход 6 модуля соединен с первым входом-выходом...

Номер патента: 840884

Опубликовано: 23.06.1981

Авторы: Бессонов, Калашников, Реут

МПК: G06F 7/02

Метки: максимальногочисла

...вход которого подключен к выходу элемента ИЛИ, а выходко входу установки в нулевое состо" яние триггера того же узла анализа.На чертеже изображена функциональная схема устройства.Устройство содержит и узлов анализа 14 , 1, 1 И, каждый из ко-. торых состоит из элементов И 2 и 3, элемента НЕ 4, триггера 5, элемент ИЛИ б, информационные входы 74, 7, 7 и, шину 8 начальной установкиУстройство работает следующим образом.Перед началом работы триггеры 5 всех узлов анализа устанавливаются в единичное состояние сигналом по шине 8 начальной установки.При этом элементы И 2 всех узлов анализа находятся в открытом состоянии по второму Входу.Числа поступают на устройство старшими разрядами вперед. Одноименные разряды всех чисел поступают на...

Номер патента: 840885

Опубликовано: 23.06.1981

Автор: Кочергин

МПК: G06F 7/04

Метки: кодов, сравнения

...к-го узла сравнения. Вхоцная шина сигнала9 кода В соединена с десятым (р-ым)входом элемента ИЛИ 25. Вторые входы элементов И 16-24 подключены соответственно к входным шинам 28 сигналов1-1 Хкода А К .Входные шины 5 сигналов 1 - 9 соединены соответственно с первыми входами элементов И 27-35, вторые входы которых соединены соответственно со входными шинами 4 сигналов 1-1 Х кода А). Выходы элементов И 27-35 соединены с входамиэлемента ИЛИ 36, выход которого подключен к первому входу элемента ИЛИ37, второй вход которого соединен с входной шиной 2 сигнала переноса УКк-го Узла 1 сРавйениЯ. ВыхоД элемента ИЛИ 37 соединен со вторым входом элемента И 26,На выходе к-го узла 1 сравнения формируется сигнал по следующему логическому закону:У =0 Л...

Номер патента: 840886

Опубликовано: 23.06.1981

Автор: Шлома

МПК: G06F 7/04

Метки: двух, разрядныхчисел, сравнения

...ко входу младшего разряда пер- ового кода схемы 2 сравнения. ЭлементИ 3 двоим выходом подключен к входумладшего разряда второго кода на "схемы 2 сравнения. Схема 2 сравнения функционально обеспечивает определение. большего кода, причем приподаче на группу входов кода А большего кода, на выходе схемы 2 сравнения Формируется сигнал: код А большекода В, Выход схемы 2 сравнения является выходом устройства. На вход 2 Оэлемента ИЛИ 1 подается младший разряд первого сравниваемого кода. Осталюные его разряды в порядке старшинства подаются на группу входов, находящуюся на схеме 2 сравнения. Младший р 5разряд второго сравниваемого кода подается на вход элемента И 3, Остальные разряды второго кода подаются впорядке старшинства на группу входовсхемы...

Номер патента: 840887

Опубликовано: 23.06.1981

Авторы: Верченко, Дроздов, Рябус

МПК: G06F 7/04

Метки: экстремальныхчисел

...появится единичный потенциал, по которому элемент 5 равнозначности разрешает прохождение сигнала записи через элемент И 4 в регистр 2 результата, Если число, записанное в приемный регистр 1, окажется больше или равночислу, находящемуся в регистре 2 результата, то нулевой потенциал свыхода схемы 3 сравнения через схему 5 равнозначности запретит прохождение сигнала записи через элементИ 4 в регистр 2 результата, В первомслучае очередной сигнал записи перезаписывает содержимое приемного регистра 1 в регистр 2 результата, аво втором - не перезаписывает.В результате одного цикла записив регистре 2 результата находитсяминимальное число из двух сравниваемых чисел. При этом в обоих случаяхв приемный регистр 1 записываетсяследу)ощее...

Номер патента: 840888

Опубликовано: 23.06.1981

Автор: Гуревич

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...состоит из элемента ИЛИ 2,и элементов И 3, 3,Зп,и эле ментов ИЛИ 4, 4,4 и и элементов И 5, 5,5 и, информационные входы б, б,бп, входы 7, .7,2. , 7 и разрешения, управляющих выходов 8, ,8, информационного выхода 9.Устройство работает следующим образом.Параллельно на нсе информационные входы б, б, , бп всех поразрядных узлов анализа поступают сравниваемые числа. При этом Н старшем разряде на разрешающие входы 7 подаются единичные разрешающие потенциалы, В случае, если в поразряднбм узле 1 анализа, хотя бы на одном информацион ном входе присутствует единица, на, выходе соответствующего элемента И 3 появляется единица, которая через элемент ИЛИ 2 поступает на выходную шину 9. Она же через элемент ИЛИ 4 45 поступает на соответствующий...

Номер патента: 840889

Опубликовано: 23.06.1981

Автор: Апарин

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...числом последовательно сра батывающих элементов, по сравнению 5 10 15 20 30 А , А 1 и Б 1, Б Поразрядное сравнение осуществляется со старших разрядов (1 1, , 1.), и приФормировании сигнала "" ("( ")в последующих младших узлах сравнения блокируются цепи формированиясигнала " ( " (" ) "), а сформированный единичный сигнал появляетсяна шине 10 (11)..Пусть А = А,А, А большеБ = Б и ББ й, для определенности, А = 100 и Б = 011. При сравнении на выходе элемента И 2 узла сравнения 11, старшего разряда формируется единйчный сигнал, который черезэлементы ИЛИ 4 каждого последующегоузла сравнения поступает на шину 10,На шине 11 при этом появляется нулевой сигнал, так как единичный сигнал с выхода элемента И 2 узла сравнения 1 через элементы НЕ...

Номер патента: 840890

Опубликовано: 23.06.1981

Авторы: Алексеенко, Телековец

МПК: G06F 7/04

Метки: сравнения, чисел

...максимальное из чисел,то на управляющую шину 15 поступаетсигнал, который подается на управляющий вход коммутатора 3. Этот сигналсохраняет свое значение до окончанияработы устройства. Если необходимо 40определить минимальное из чисел, тосигнал поступает на шину 16.В каждом такте сравнения на шины11 и 13 поступают положительные значения очередных разрядов, начиная 65 со старшего и-го разряда, операндов А и В, а на шины 12 и 14 - отрицательные значения. Блок вычитания 1 производит вычисление разности А - В путем последовательного суммированияв избыточной двоичной системе счисления операнда 4 и взятого с обратным знаком операнда В. На выходах блока вычитания образуется последовательный избыточный код разности А - В,...

Номер патента: 840891

Опубликовано: 23.06.1981

Авторы: Козак, Лужецкий, Оводенко, Соляниченко, Стахов

МПК: G06F 7/49

Метки: кодов, параллельный, сумматор, фибоначчи

...первого регист.ра 1 к минимальной форме с учетомсодержимого второго регистра 3, Условие свертки для 1-го разряда первого регистра 1 " наличие нуля в нем,единицы в (1-1) и (1-2)-м разрядахпервого регистра 1 и нуля в 1-м разряде. второго регистра 3. Если в 1-м разряде второго регистра 3 находится единица, а в 1;м разряде первого регистра 1 - нуль, посредством блока элементов И 4, происходит перезапись единицы из 1-го разряда второго ре-. гистра 3 в 1-й разряд первого регистра 1. При этом 1-й разряд второгорегистра 3 устанавливается в нуль.Процессы приведения к минимальнойформе содержимого первого регистра 1 и перезапись единиц из разрядов второго регистра 3 в соответствующие разряды первого регистра 1 продолжаютсядо тех пор, пока...

Номер патента: 840892

Опубликовано: 23.06.1981

Авторы: Крыжановский, Лившиц, Рафалович, Чертыковцев

МПК: G06F 7/52

Метки: следящий, умножитель, частоты

...чертеже изображена блок-схема следящего умножителя частоты.Устройство содержит формирова тель 1 импульсов, вход которого является входом умножителя частоты, а выход соединен с управляющим входом регистра 2 памяти и с входом обнуления счетчика 3. Счетчик 3 подключен счетным входом к выходу делителя 4 частоты, а выходами разрядов - кинформационным входам регистра 2 Выходы регистра 2 соединены с управляющими входами первого управляемого делителя 5 частоты, выход которого является выходом умножителя частоты, и с управляющими входами второго управляемого делителя б частоты. Делитель б подключен сигнальным входом к выходу генератора 7 тактовых импульсов, а выходом - к счетному входу делителя 4 и к сигнальному входу управляемого делителя...

Номер патента: 840893

Опубликовано: 23.06.1981

Авторы: Воробель, Дудыкевич

МПК: G06F 7/544

Метки: вычисления, экспоненциальныхфункций

...И соединены соответственно с входами первогои второго элементов ИЛИ.На фиг, 1 схематично изображенопредлагаемое устройство;. на фиг. 2операционный блок.Устройствб содержит суммирующийсчетчик 1, вычитающий счетчик 2, группы элементов И 3 и 4, элементы ИЛИ5 и б, операционные блоки 7 и 8.Каждый операционный блок содержиттриггер 9, элемент И 10, элементИЛИ 11, элемент задержки 12. При этомпервый вход элемента ИЛИ является первым входом операционного блока, второй вход элемента ИЛИ соединен свыходом элемента задержки, а выходэлемента ИЛИ соединен с первымивходами элемента И и триггера и является выходом операционного блока,второй вход триггера является вторым входом операционного блока, выход триггера соедйнен со вторым входом...

Номер патента: 840894

Опубликовано: 23.06.1981

Авторы: Горбиль, Демко

МПК: G06F 7/548

Метки: вычисления, тригонометри-ческих, функций

...количества входных импульсов на коэффициант 202/5. Делитель 9 делит,чис ло входных импульсов на коэффициенты 101/96 и 101/48,устройство работает следующим образом. 60С входа 1 последовательность импульсов поступает через элементы 5 р 8 задержки на вход делителя 9, с йец вого выхода которого уменьшенная в 101/96 раз эта последовательность поступает на и-разрядный счетчик 12,в котором накапливается кодЯ 6 -и Я 6 8:Б 2 - 0.: - Х 2, (Ъ) 101 1 о 1 1 который через элемент И 10 поступает на вход сумматора 11, на вход вычитания которого со второго выхода делителя 9 поступает последовательность входных импульсов, уменьшенная в 101/48 раз, В 2 п - разрядном сумматоре 11 накапливается кодЕ(96 48) .1 ПФВ 2 96 ) -Йп ( ) 21 окоторый через элемент...

Номер патента: 840895

Опубликовано: 23.06.1981

Авторы: Головань, Грабчак, Кожемяко, Мартынюк, Стахов

МПК: G06F 7/56

Метки: десятичный, оптоэлектронный, сумматор

...Кроме того,разряд содержит шины 10 и 25 установки в единичное состояние соответственно оптоэлектронного модуля 4и 5, Оптроны 41 оптоэлектронныхмодулей 4 и 5 одного разряда последовательно оптически связаны поединичным входам 37 и 38, Первый вход 37 первого оптрона 41 оптоэлектроннога модуля 4 оптически связан свыходами б и 12 соответственно первого светоизлучателя 7 и первогоблока 9 памяти младшего разряда,а вход 38 первого оптрона 41 оптоэлектронного модуля 5 - с выходами22 и 26 соответственно второго светоизлучателя 23 и второго блока 11памяти младшего разряда. Каждый регенеративный бистабильный оптрон 41снабжен световой индикацией возбужденного состояния,Устройство работает следующим образом. В начальный момент времени на вход...

Номер патента: 840896

Опубликовано: 23.06.1981

Автор: Метрик

МПК: G06F 7/58

Метки: генератор, процесса, случайного

..., 9. ) - Показатели стейени, в знаменателях дробей Р ,при этом верхняя граница числа строкв матрице блока АП 2 равна 2 хп,причем в каждой из 26 строк размещается один из 26 кодов. Выделим вкаждой из и групп, число которыхсоответствует размерности матрицыпереходных вероятностей А(подгруппы таким образом, чтобы число строкв каждой подгруппе равнялось Р 1 к 26(Рк - значение элементов матрицы 25(А ), Тогда для перестройки струкОтуры в каждой подгруппе необходимовыделить базовую и переменную части,которые в подгруппах, реализующихР т,е. соответствующих переходов 30вида а , обеспечивают установкуР 1 -- Р. + Ь Р или РМ 1. = Р 1( Л РД Иа в подгруппах, реализующих Р;, ФМ),обеспечивают компенсирующие установки, т.е. 35Р =9е, килиЬРг =9К (К -1Перед...

Номер патента: 840897

Опубликовано: 23.06.1981

Авторы: Ким, Покровский, Степаненко

МПК: G06F 7/58

Метки: генератор, псевдослучайных«, узкополосныхсигналов

...этой последовательности осущствляется комбинационным сумматором 6 и задающим регистром 7, в который предварительно вводят число В, На вход 13 сумматора б поступает сформированная последовательность, соответствующая модулю чиселА ( - "), на вход,15 - число В, а на вход 14 переноса младшего разряда нулевой разряд регистра 2. Таким образом, если на нулевом разряде имеем ноль, происходит сложение чисел по выходу сумматора б Афи В, а если единица - вычитание.Далее следует устройство, включающее Формирующий комбинационный сумматор 8 и Формирующий регистр 9, которое образует схему управляемого генератора импульсов с частотой следования, пропорциональной коду, приложенному.ко входу 16, Ксли в исходном состояниив формирующем регистре 9...

Номер патента: 840898

Опубликовано: 23.06.1981

Авторы: Астафьев, Быценко, Иопа, Локтюхин, Шаров

МПК: G06F 7/60

Метки: время-импульсный, преобра-зователь, функциональный

...умножитель 2, счетчик 3делимого, триггер 4, элементы И 5-9,счетчики 10 и.11, Формирующие триггеры 12 и 13, Формирователь 14 сигналов управления.Схема Формирователя сигналов управления содержит делитель частоты 15,триггер 1 б, элементы И 17 и 18.Входы первого и второго операндовустройства подключены к входам установки нуля триггеров 12 и 13, входы40 установки, единицы которых через элементы И б и 7, служащие для выделениякодов йт и йтО, подключены к разрядным выходам счетчика 10. с выходов"1" и "0" формирующих триггеров 12 и13 сигналы поступают на вторые входыдвух трехвходовых элементов И 8 и 9,на первые входы которых подается опорная частота ГО, с входа импульснойпоследовательности преобразователя,которая одновременно подается навход...

Номер патента: 840899

Опубликовано: 23.06.1981

Авторы: Беденко, Олевский, Соломович

МПК: G06F 7/62

Метки: возведения, иполучения, квадрат, квадратов, кода, разности, число-импульс-ного

...745 лиал П Ужгоро(и+1) - пришедший (п+1)-й импульс;Ь - разность квадратов чисел(и+1)"и Р;дп - разность квадратов чиселпи (п).Из формул (1) и (2) следует, чтоквадрат каждого следующего числа изнатурального ряда может быть получениз квадрата предыдущего путем добав- .ления к нему разности квадратов Л,которая в свою очередь может бытьполучена из предыдущей разности квадратов прибавлением числа "2". По этойпричине первый триггер счетчика (разности) 2,в суммировании не используется, а информация по информационнойшине передается непосредственно на 15второй триггер 5 счетчика (разности) 2.Устройство работаетследующим об"разом.Перед началом работы во все разря Оды счетчика разности заносится число, на единицу меньшее основания системы...

Номер патента: 840900

Опубликовано: 23.06.1981

Авторы: Гутнер, Захарова, Кочинев, Тихонов

МПК: G06F 7/62

Метки: деления

...д, е), После заполнения счетчиков 1 и 2 числами М и Й переключатель б режимов работы переводится во второе положение.Далее выполняется процедура деления. Сигналом, передаваемым по входуустройства 16 для команды "Вычисление", замыкается первый управляемый ключ 7 и входы первого счетчика 4 и счетчика делимого 1 оказываются присоединенными к тактовому входу 15устройства, по которому подается непрерывная последовательность тактовых импульсов (Фиг. 3 в, г, д, ж), Счетчики 1 и 4 заполняются тактовыми импульсами одновременно, причем счетчик4 отстает от счетчика 1 на число М. В момент переполнения счетчика 1 первый формирователь импульсов вырабатывает сигнал для размыкания первогоуправляемого ключа 7 и замыканиявторого 8 (фиг. 3 ж, з). Теперь...

Номер патента: 840901

Опубликовано: 23.06.1981

Авторы: Жабин, Корнейчук, Тарасенко, Щербина

МПК: G06F 7/64

Метки: вычисления, интегра-лов

...число 1, В регистре 8 и сумматоре 15 записаны нули.В, каждом -ом цикле на входные шины 5 каждого блока 2 поступает очередная цифра у числа а.; Х = У (т.е, численного значения в точке Х 1-го члена подынтегральной функции), а на входные шины б поступает очередная цифра х числа Х. В устройстве числа подаются на входные шины и формируются на выходных шинах последовательно, начиная со старших разрядов, в избыточном двоичном коде с цифрами -2, -1, О, +1, +2, причем единица на первой и второй шинах имеют вес соответственно 2 О и 2", а третья шина знаковая. При этом с выходов узла 4 на вход сумматора 7 поступает число, равное у Х + х1 3 5-1) где Х У- числа Х и У, представленные соответственно только 1 и 3-1 старшими цифрами. Это число...

Номер патента: 840902

Опубликовано: 23.06.1981

Авторы: Воробель, Дудыкевич, Попов

МПК: G06F 7/68

Метки: вычислительное

...и является выходом операционного блока второй вход триггера является вторымвходом операционного блока, выходтриггера соединен со вторым входомэлемента И, выход которого соединенс входом элемента задержки.Устройство работает. следующим образом,На первые входы операционных блоков 11 и 12 при открытом элементе бзапрета поступает тактовая частота Е,Регистр 1 операнда с группой 7элементов И, элементом ИЛИ 9 и счетчиком 3 представляет собой двоичныйумножитель частоты, управляемый ко-.дом числа 2 регистра 1, поэтому частота Е на выходе элемента ИЛИ 9 определяется выражением .Е= Е (7)где Е - частота йа выходе блока 11;2 - число, соответствующее коду врегистре 1; М = 2 - коэффициентпересчета счетчика 3; и - количество разрядов регистра 1 и...

Номер патента: 840903

Опубликовано: 23.06.1981

Авторы: Гольдреер, Кизуб, Седов

МПК: G06F 9/06

Метки: буфер-ной, памятью

...участка программы для формирования безусловного наращивания адреса в блоке 4 на два. 45Второй блок наращивания адресов 5аналогичен блоку 4. Однако блок 5 служит для хранения текущего адреса обрабатываемой команды, тогда какблок 4 управляет опережающей выборкой командных слов из памяти Двамладших разряда адреса текущей команды в блоке 5 управляют подключениЕм полей формата команд для их анализа в блоке 3 и записью полей кодаоперации в регистр кода операции 6и полей адресов регистров общего назначения (полей В, В , В ., Х, В) врегистр 7 адресов. Блок 5, начинаяс некрторого такта цикла обработкикоманды, т.е, после модификации адре-.40са на величину выработанного блоком3 приращения, хранит адрес следующейкоманды. Этот адрес может...

Номер патента: 840904

Опубликовано: 23.06.1981

Авторы: Нестеренко, Проценко, Супрун

МПК: G06F 9/12

Метки: микропрограммное, устройствоуправления

...управляющий сигнал по входу 13. С выхода второго блока 4 проверки условий информация выдается на вход регистра 5 адреса. В последующих машинных циклах производится попеременное считывание микрокоманд сигналами двух фаз, то с одного, то с другого запоминающего блокаВ режиме динамического "долбления" ячейки запоминающего блока, элемент 8 запрета устанавливается в состояние запрета. По управляющему входу 16 на третий вход элемента И 7 и на управляющий вход группы элементов И 9 подается разрешающий сигнал.Сигнал с выхода элемента 8 запрета запрещает прохождение сигналов записи, поступающих по входу 14 записи регистра.5 на первый вход элемента И 7, на выход элемента И 7, соединенный с управляющим входом первого регистра 5 адреса....

Номер патента: 840905

Опубликовано: 23.06.1981

Авторы: Годердзишвили, Лыков, Свердлик

МПК: G06F 13/18, G06F 9/50

Метки: приоритета

...29, 30. На выходах триггеров 42, 43 устанавливается "1". Одновременно поступают две заявки (запросы) на обмен первого процессора 2 с первым модулем памяти 5 и вто. рого процессора 3 со вторым модулем памяти 6. Поочередно рассмотрим процесс удовлетворения данных заявок, Первому запросу соответствует "единичный" сигнал на входе 15 на триггер 39 и адрес первого модуля памяти, по даваемый на вход 18 на дешифратор 36. В результате на все входы элемента И 44 поступает "единичный" сигнал, на выходе ее формируется "1", кото- рая с выхода 9 подается в блок 7 под ключения информационных шин и является управляющим сигналом для орга- ниэации обмена между процессором 2 и модулем 5 памяти. Вместе с этимс выхода элемента И 44 через 20 элемент ИЛИ 33...

Номер патента: 840906

Опубликовано: 23.06.1981

Автор: Левкович

МПК: G06F 9/50

Метки: многоканальное, приоритета

...вход 20.Устройство работает следующим образом. б 4.В начальныи моменг все тригеры 8 разрешения каналов 3 и 4 обнулены.Триггеры запросов 5 каналов 3 и 4, на которые поступают запросы старшего уровня со входов 13 или младшего уровня - со входов 14, установлены в "единицу 11 Одновременно запросы со входов 13 поступают через соответствующий элемент ИЛИ 11 на вход запроса обслуживания старшего уровня, а со входов 14,также через соответствующий элемент ИЛИ 11 - на вход запроса обслуживания младшего уровня блока 12 выбора приоритетного уровня, который Фиксирует наличие запросов по каждому уровню и разрешает обслуживание запросов наивысшего уровня из числа поступивших на входы 13 и 14.Сигналы управления с выходов блока 12 выбора...

Номер патента: 840907

Опубликовано: 23.06.1981

Авторы: Баканович, Жуховицкий, Исаев, Новиков

МПК: G06F 9/50

Метки: многоканальное, орга-низации, очереди

...окончания обслуживания очередной заявки 1-го канала на еговход 32, поступает сигнал, которыйпроходит через элемент ИЛИ 5 и сбрасывает триггер 10, переводя канал из,состояния А (11) в состояние В (01).Прй этом обслуживающий прибор остаетс 1 язакрепленным за данным 1-м каналом,так как сигнал на выходе 4 б не сбрасывается (ведь триггер 11 остаетсяв состоянии 1).Если в момент нахождения канала всостоянии В на его вход 31;. приходитсигнал очередной заявки 1-го пользова9 84090 теля, то он проходит через открытый сигналом с прямого выхода триггера 11 и сигналом на выходе 40 элемент И 2, элемент ИЛИ 4 и устанавливает триггер 10 снова в единичное. состояние, Таким образом, происходит переход из5 состояния В 10) в состояние А...