Устройство для вычисления экспоненциальныхфункций

Союз Советских Социалистических Республик-24 256804 3) Приоритет Опубликовано 230 осударствениыи комите СССР по делам изобретений и открытий3.0 6.8 1 атаопубликовани ис ИСЛЕНИЯ ЭКСПОНЕНЦИАЛФУНКЦИЙ(54 ОЙСТВО ДЛЯ ных делителей части та же частотавыходе первого двочастоты определяетГ (с) И тельодна оты поступаетЧастотаичного делитеся выражением ие относитсяике.устройство дциальных Фунетчика, групЛИ 1вестное устрФункциональ ычисл обретеой техвестнокспонедва сементнако ииченн я вычисле-, ций, содеру элементов ния жаще И, эО огра ас) е вто го двоичноеляется выа частота на выход го делителя часторажением ство имее е возможа(М уа а Прнчвм а(О) аа; н ые ныности,Наиболее близким по технической,сущности к предлагаемому является устройство для вычисления экспоненциальных функций, содержащее два делителячастоты, каждый из которых содержитсчетчик, блок сравнения, управляющий 15счетчик-регистр, причем счетные вхо.ды делителя частоты являются входомимпульсной последовательности устройства, частотный вьнюд каждого де лителя соединен с входом управляющего счетчика-регистра другого делителя,причем один из управляющих счетчиковрегистров работает на сложении, а второй - на вычитании 12В исходном состоянии в вычитающем 25счетчике первого двоичного делителячастоты находится код числа а(о)ал,а в суммирующем счетчике второго двоичного делителя частоты находитсякод числа Ь(о) Ьа . На входы двоич Г (с) - )(2) где а(с), Ь(с) - числа, соответствующие коду в управляющем счетчике первого и второго двоичных делителей со ответственно. Поскольку частота Г(с) поступает на суммирующий вход управляющего счетчика второго . двоичного делителя частоты, а частота т 4(с) .на вычитающий вход управляющего счет чина первого двоичного делителя часттоты, то известная схема описывается следующей системой управления30 Определив из 1(б) б(й) й подста вив в (4), получаемЗп (с) доьо-- (7)4 с с(с)Решив (7) методом разделения переменных, получаем20а(с)= с(ор. Уо, (е)с офоПоступив аналогично со вторым уравнением системы (4), получаемЕ сос,аоооТаким образом, при поступлении на вход устройства тактовой частоты Г, за время с = с , т,е. при поступлении И импульсов частоты Го ) й = 30ГО с 1, в управляющих счетчиках двоичных делителей частоты формируются, в соответствии с (8) и (9), коды чисел 25 МА йц(+) =а Е а"о иьин/ =Э Е"а, (10)с=х 40Однако известное устройство обла- ф дает чрезмерной сложностью и недостаточной точностью, обусловленной большой погрешностью округления из-за применения двоичного делителя часто 45 ты с постоянной времени системы , равной, как следует из(8) и (9),4 аоао цель изобретения в . упрощение устройства и повышение его точности.Поставленная цель достигается тем, что устройство, содержащее суммирующий и вычитающий счетчики, первУю и вторую группы элементов Й, при этом входы управления первой группы элементов И соединены соответственно с выходами первой группы вычитающего счетчика, а входы управления второй группы элементов И - с.выходами первой группы суммирующего счетчика, дополнительно содержит два операционных блока и два элемента ИЛИ, причем первые входы операционных блоков, соединены со входом импульс 5Сложив уравнения в системе (4), получаем ной последовательности устройства,вторые входы первого и второго операционных блоков соединены с выходамисоответственно первого и второгоэлементов ИЛИ, выход первого операционного блока соединен со счетнымвходом суммирующего счетчика, а выход второго - со счетным входом вычитающего счетчика, вторая группавыходов суммирующего счетчика соединена с.информационными входами первой группы элементов И, вторая группа выходов вычитающего счетчикас информационными входами второйгруппы элементов И, выходы первойи второй групп элементов И соединены соответственно с входами первогои второго элементов ИЛИ.На фиг, 1 схематично изображенопредлагаемое устройство;. на фиг. 2операционный блок.Устройствб содержит суммирующийсчетчик 1, вычитающий счетчик 2, группы элементов И 3 и 4, элементы ИЛИ5 и б, операционные блоки 7 и 8.Каждый операционный блок содержиттриггер 9, элемент И 10, элементИЛИ 11, элемент задержки 12. При этомпервый вход элемента ИЛИ является первым входом операционного блока, второй вход элемента ИЛИ соединен свыходом элемента задержки, а выходэлемента ИЛИ соединен с первымивходами элемента И и триггера и является выходом операционного блока,второй вход триггера является вторым входом операционного блока, выход триггера соедйнен со вторым входом элемента И, Выход которого соединен с выходом элемента задержки.Устройство работает следующимобразом,В исходном состоянии в вычитающемсчетчике 2 находится код числаА сх= О = ао, а в суммирующем счетчике 1 находится код числа Вс = о=Ьо. На первые входы операционныхблоков 7 и 8 поступает тактовая частота ГО, С выхода блока 7 частотаГ поступает на вход суммирующегосчетчика 1. Счетчик 1 с группой 3схем совпадения представляет собойдвоичный умножитель частоты, управляемый кодом числа А (с) вычитающегосчетчика 2, поэтому частота Г навыходе элемента ИЛИ 5 определяетсявыражением5 А- , жЬ йщгде М, = 2 - коэффициент пересчетасчетчиков 1 и 2,и - количество двоичныхразрядов счетчиков 1и 2;А (с) - код числа вычитающегосчетчика 2.Вычитающий счетчик 2 с группой 4схем совпадения представляет собой840893 Формула изобретения счет уменьшения погрешности от дискретизации.в известном устройства содержимоесуммирующего счетчика изменяется наедийицу после поступления "на входустройства количества импульсов, равного дополнительному коду числа вычитающего счетчика, т,е. М - А(й)импульсов, а содержимое вычитающегосчетчика изменяется на единицу послепоступления на вход устройства количества импульсов, равного дополнительному коду числа суммирующего счетчика, т,е. Мп, - В(й) импульсов. Вслучае невыполнения этих условий содержимое суммирующего и вычитающегосчетчиков не изменяется, т.е. результат вычисления функций не изменяется, что характеризует наличие большой погрешности округления при вычислении результата. В предлагаемомустройстве каждый входной импульс 20изменяет содержимое как суммирующего,так и вычитающего счетчиков, чтозначительно уменьшает погрешностьокругления. Таким образом, в предлагаемом устройстве достигнуто повышение точности вычисления .экспоненциальных функций,Следовательно, включение в составустройства для вычисления экспоненци-альных функций двух схем сложениявычитання частот и изменениЕ связейпозволяет значительно упростить устройство (количество счетчиков уменьшилось с четырех до двух), а такжеповысить его точность (уменьшена погрешность от округления). Устройство для вычисления экспоненциальных функций, содержащее суммирующий и вычитающий счетчики, первую и вторую группы элементов Й,причем входы управления элементовИ первой группы соединены соответственно с,выходами первой группы вычи-тающего счетчика, входы управленияэлементов И второй группы .- с выходами первой группы суммирующего счетчика, о т л и ч а ю щ е е с я тем,что, с целью упрощения устройства,оно содержит два сумматора-вычитателя частот и два элемента И 1 И, причем .первые входы сумматоров-вычитателейчастот соединены со входом импульсной последовательности устройства,вторые входы первого и второго сумматоров-вычитателей частот соединеныс выходами соответственно первого ивторого элементов ИЛИ, выход первого,сумматора-вычитателя частот соединен со счетным входом суммирующегосчетчика, а выход второго - со счетным входом вычитающего счетчика, вторая группа выходов суммирующего счетчика соединена с информационными входами элементов И первой группы,вторая группа выходов вычитающегосчетчика - синформационными входами элементов И второй группы, выходы элементов И первой и второй группсоединены соответственно с входамипервого и второго элементов ИЛИ,Источники информации,принятые во внимание при экспертизе 1, Авторское свидетельство СССРР Зб 9565, кл. 6 Об Г 7/38, 1970. 2, Данчеев В,П, Цифро-частотные вычислйтельные устройства. И., "Энергия", 197 б, с. 58, рис. 2-19 (прото" тип),840893 Составитель Г. Плешеведактор Г. Волкова Техред Н.Ковалева Корректор В, Бутя писн к лиал ППП Проектная нт",Ужгоро 4767/72 Тираж ВНИИПИ Государственного ко по делам изобретений и от 3035, Москва, Ж, Раушска