Устройство для сравнения чисел

Союз Советских Социалистических Республик(23) Приоритет Государственный комитет СССР по делам изобретений н открытий(71) Заявитель Таганрогский радиотехнический институт им. В.Д. Калмыкова(54) УСТРОИСТВО ДЛЯ СРАВНЕНИЯ ЧИСЕЛ Изобретение относится к автоматике и вычислительной технике и может быть применено в цифровых вычислительных машинах и устройствах дискретной автоматики, работающих в избыточной системе счисления.Известно устройство для сравнения чисел, содержащее блок вычитания, сумматор, триггеры, элементы И, коммутаторы, сумматор по модулю два, узел управления )1 .Недостатком этого устройства является невозможность сравнения чисел, представленных избыточных кодом,Наиболее близким техническим решением к предлагаемому является устройство для сравнения чисел, содержащее блок вычитания, сумматор, два элемента И, сумматор по модулю два, триггеры, коммутаторы, узел управления, в котором входы блока вычитания соединены с шинами операндов, а его прямой и инверсный выходы старшего разряда подключены ко входам первого и второго элементов И соответственно и к информационным входам первого триггера, выходы которого соединены с одним из входов первого и второго элементов И н с управляющими входами первого коммутатора, информационные входы которОго подключены к шинам операндов, а выходык одним из входов сумматора, другиевходы которого соединены с выходамивторого коммутатора, информационныевходы которого подключены к выходамблока вычитания, а управляющие входы - к выходам первого и второгоэлементов И, один из входов которыхсоединен с выходом второго триггераи со входом узла управления, другиевходы которого подключены к шинамуправления и шинам тайтовых сигналов, а выходы - ко входам блока вычи 15 тания, выходы второго и третьего разрядов которого соединены со входамисумматора по модулю два, управляющийвход которого подключен к шине тактовых сигналов, а выход - ко входу20 второго триггера 12,Недостатком известного устройствявляется недостаточное быстродействие, так как каждый цикл сравнениячисел содержит три такта работы устройства.Цель изОбретения - увеличение быстродействия устройства,Поставленная цель достигаетсятем, что в устройство для сравнения30 чисел, содержащее триггеры, элементыИ, сумматор, коммутатор, блок вычитания, входы которого, соединены с входными шинами операндов, первый и второй выходы которого подключены к первому и второму входам коммутатора и,к первым входам первого и второгоэлементов И соответственно, инверсные выходы первого и второго триггеров соединены со вторыми входами вто рого и первого элементов И соответственно, первый и второй выходы комму"татора подключены к первому и второмувходам сумматора, выходы которогосоединены с выходными шинами большего и меньшего чисел введены третийэлемент И и регистры сдвига, причемвыходы первого и второго элементов 15И соединены со счетными входами первого и второго триггеров соответственно, инверсные выходы которых под"ключены ко входам третьего элементаИ, прямые выходы первого и второго 20триггеров соединены с третьим и четвертым входами коммутатора, управляющие входы которого подключенык управляющим шинам, первая и втораяшины первого операнда соединены совходами первого и второго регистровсдвига соответственно, выходы которых подключены к третьему и четвертому входам сумматора.На чертеже представлена Функциональная схема предлагаемого устройства.Устройство содержит блок 1 вычитания, сумматор 2, коммутатор 3, триггеры 4 и 5, элементы И б, 7, 8, регистры 9 и 10 сдвига, шины 11 и 12первого операнда, шины 13 и 14 второго операнда, управляющие шины 15и 16, выходные шины 17 и 18 разнос,ти, выходную шину 19 сигнала А ) В,выходную шину 20 сигнала А = В, выход.40ную шину 21 сигнала А В и выходныешины 22 и 23 большего или меньшегочисел,Устройство работает следующим образом. 45Код первого операнда А и код второго операнда В поступают поразряднона шины 11 -14 одновременно, т,е, вкаждый такт работы устройства нашины поступают разряды первого и .вто Орого операндов с одинаковыми весами:В исходном состоянии блок вычитания1, сумматор 2, регистры 9 и 10 сдвига и триггеры 4 и 5 установлены внулевое состояние. Если необходимоопределить максимальное из чисел,то на управляющую шину 15 поступаетсигнал, который подается на управляющий вход коммутатора 3. Этот сигналсохраняет свое значение до окончанияработы устройства. Если необходимо 40определить минимальное из чисел, тосигнал поступает на шину 16.В каждом такте сравнения на шины11 и 13 поступают положительные значения очередных разрядов, начиная 65 со старшего и-го разряда, операндов А и В, а на шины 12 и 14 - отрицательные значения. Блок вычитания 1 производит вычисление разности А - В путем последовательного суммированияв избыточной двоичной системе счисления операнда 4 и взятого с обратным знаком операнда В. На выходах блока вычитания образуется последовательный избыточный код разности А - В, положительные значения которой подаются на выходную шину 17 устройства и на первый вход элементаИ б, а отрицательные значения подаются на выходную шину 18 устройства ина первый вход элемента И 7, Еслиоперанд А больше операнда В, то первая значащая единица разности с положительного выхода блока вычитания 1 проходит через элемент И б и перебрасывает триггер 4 в единичное состояние. С выхода триггера 4 сигнал А ) В поступает на выходную шину 19 устройства и на один из управляющихвходов коммутатора 3. Если.же операнд А меньше операнда В, то первая эначащая единица разностИ с отрицательного выхода блока 1 вычитания проходитчерез элемент И 7 и перебрасывает в единичное состояние триггера 5, с выхода которого сигнал А ( В поступает на выходную шину 21 устройства и на второй управляющий вход коммутатора 3. Одновременно сигналы с инверсных выходов триггера 4 или 5 запирают входы элементов И 7 и б соответственно, При равенстве операндов по окончании цикла сравнения с выхода элемента И 8 снимается сигнал А = В, который подается на выходную шину 20 устройства.При выделении максимального иэ сравниваемых чисел, присутствует сигнал на управляющей шине 15 и отсутствует сигнал на управляющей шине 16. При А (.В коммутатор 3 подает на первый положительный и на первыйотрицательный входы сумматора 2 соответственно отрицательное и положительное значение разности А - В с выходов блока 1 вычитания. На вторые положительный и отрицательный входы сумматора 2 через регистры сдвига 9 и 10 подаются соответственно положительное и отрицательное значения первого операнда А с входных шин 11 и 12. Сумматор 2 производит сложение операнда А с разностью А - В в избыточной двоичной системе счисления и выдает на шины 22 и 23 последовательно разряд за разрядом, начиная со старшего разряда, значениебольшего операнда, т,е, значение второго операнда В. Регистры 9 и 10 сдвига служат для компенсации временной задержки блока 1 вычитания, т,е; согласования весов разрядов операнда А и разности А - В. При А В или А = В коьщутатор 3 не выдает значения раз840890 20 формула изобретения 25 ЗО аэ 4767/7 Подписное ности А - В в сумматор 3, на выходах которого получаем при этом значение большего из операндов А.При выделении меньшего из сравнив,аемых чисел присутствует сигнал на управляющей шине 16 и коммутатор 3 выдает в сумматор 2 значения разности А - В с выходов блока 1 вычитания только при АВ. На выходах сумматора 2 при этом получаем последовательный избыточный код меньшего из операндов.Таким образом ввод операндов А и .В и вывод результатов сравнения производится одновременно, последовательно разряд за разрядом, начиная со старшего. Сравнение каждого разряда 15 сравниваемых операндов осуществляется за,один такт, т.е. быстродействие устройства повышено. Устройство для сравнения чисел, содержащее триггеры, элементы И, сумматор, коммутатор, блок вычитания, вХоды которого соединены с входныМи шинами операндов, а первый и второй выходы которого подключены к первому и второму входам коммутатора и к первым входам первого и второго элементов И соответственно, инверсные выходы первого и второго триггеров соединены со вторыми входамивторого и первого элементов И соответственно, первый и второй выходыкоммутатора подключены к первому ивторому входам сумматора, выходы которого соединены с выходными шинамибоЛьшего и меньшего чисел, о т л ич а ю щ е е с я тем, что, с цельюповышения быстродействия, в него введены третий элемент И и регистрысдвига, причем выходы первого и второго элементов И соединены со счетными входами первого.и второго триггеров соответственно, инверсные выходы которых подключены ко входамтретьего элемента И, прямые выходыпервого и второго триггеров соединены с третьим и четвертым входами коммутатора, управляющие входы которогоподключены к управляющим шинам, первая и вторая шины первого операндасоединены со входами первого и второго регистров сдвига соответственно,выходы которых подключены к третьемуи четвертому входам сумматора.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 446055, кл. 6 06 Г 7/04, 1973,2. Авторское свидетельство СССРР 602940, кл. 6 06 Г 7/04, 1978.