Управляемый арифметический модуль

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(51) М. 1(.з 6 06 Г 7/00 Государственный комитет СССР по делам изобретений и открытий(54) УПРАВЛЯЕМЫЙ АРИФМЕТИЧЕСКИЯ МОДУЛЬ ситсяожет иазличн модуля.циональ 15 Изобретение отно к тельной техникеи м сп ся при построении р ых и устройств ЭВМ.5Известны управляемые арифметические модули, реализующие функции:;логическое сложение, сдвиг вправо и влево, логическое умножение, арифметическое сложение, сложение по модулю два, прием прямых и обратных кодов, выдача содержимого модуля навыход (1.Недостатком известногоявляются ограниченные функ ные возможности.Наиболее близким по технической сущности к предлагаемому является управляемый арифметический модуль, содержащий логический блок, функциональный узел и логическую схему переноса (21.Однако известный управляемый арифметический модуль имеет ограниченныефункциональные возможности,что ухудшает характеристики конструируемых наего основе узлов и устройств,а такженедостаточно высокое быстродействие. Цель изобретения - повышение быодействия и упрощение устройства с одновременным расширением функци-ональных возможностей модуля,Поставленная цель достигается тем,что в управляемый арифметический модуль, содержащий логический блок,выполненный на элементах И ИЛИ, НЕ,функциональный узел и логическуюсхему переноса, введены элементыРАВНОЗНАЧНОСТЬ и НЕРАВНОЗНАЧНОСТЬ,а также в нем логический блок содержит три элемента И,четыре ИЛИ и элемент НЕ,причем входы первого и второ"го элементов И соединены соответственно с первым управляюв(им и первым логическим входами модуля,со вторым управляющим и вторым логическим входами модуля,а их выходы в ,со входами первогоэлемента ИЛИ,другие входы которого соединены с выходом третьего элемента И,с четвертым логическим входом модуля,а выход является первым выходом логического блока, второй элемент ИЛИсоединей с четвертым и пятым управляющими входами модуля, а его выходсо входом третьего элемента И, выходтретьего элемента ИЛИ соединен с пер-вым и вторым управляющими входамимодуля, а выход. является вторым выходом логического блока, выходы четвертого элемента ИЛИ соединены счетвертым управляющим входом модуля и через элемент НЕ - с пятым управляющим входом модуля, а его выход является третьим выходом логического блока, входы элемента НЕРАВНОЗНАЧНОСТЬ соединены с первым и вторым входами модуля, а его выход - со входами первого и второго элементов И, выходы элемента РАВНОЗНАЧНОСТЬ соединены с третьим управляющим и третьим логическим входами модуля, а выход-о со входом третьего элемента И, логическая схема переноса содержит элемент И, элемент ИЛИ, элемент РНОЗНАЧНОЬ, причем выход элемента И является выходом модуля, а его входы соединены с выходом элемента НЕ логического 15 блока и с выходом элемента И, вход которого соединен с четвертым логическим входом мбдуля и с выходом третьего элемента И логического блока, входы элемента РАВНОЗНАЧНОСТЬ 20 схемы переноса соединены с восьмым управляющим входом и является выхоходом модуля, а выход - со входом элемента И, кроме того, функциональный узел содержит четыре элемента И, д 5 два ИЛИ, два - НЕ и три элемента РАВНОЗНАЧНОСТЬ, причем входы первого элемента И соединены с третьим выходом логического блока и через элемент НЕ - с выходом модуля, а вы ход соединен со входом. первого элемента ИЛИ узла, второй вход которого -соединен с седьмым управляющим входом модуля и со входом второго элемента И, другой вход которого соединен с третьим выходом логического блока, выход элемента И которого соединен со входом второго элемента ИЛИ, другой вход которого соединен с выходом третьего элемента И, входы которого соединены с выхо дом модуля и с шестым управляющим входом модуля, входы первого элемента РАВНОЗНАЧНОСТЬ соединены с выходом первого элемента ИЛИ и с первым выходом логического блока, а выход - 4 со входом четвертого элемента И, входы второго элемента РАВНОЗНАЧНОСТЬ соединены с выходом модуля и с выходом второго элемента ИЛИ, а выходсо входом четвертого элемента И, 0 третий вход которого соединен со вторым выходом логического блока, а выход - со входом третьего элемента, РАВНОЗНАЧНОСТЬ, другой вход которого через элемент ЙЕ соединен с выходом модуля.На чертеже представлена структурная схема предлагаемого управляемого арифметического модуляОн содержит логический блок 1, функциональный блок 2 и логическуюЩ схему 3 переноса, причем логический блок 1 содержит три элемента И 4, 5 я 6, четыре элемента ИЛИ 7, 8, 9 и 10, два элемента РАВНОЗНАЧНОСТЬ. 11 и 12 и элемент НЕ 13, Управляющие входы 14-18 модуля подключены ко входам элементов следующим образом: вход 14 - к элементам б, 9 и 12, вход 16 - к элементу 11, вход 17 к элементам 7 и 8, вход 18 - к элементам 7 и 13. Логические входы 19- 22 модуля подключены ко входам элементов следующим образом: вход 19 к элементу ИЛИ 10-, вход 20 - к элементу РАВЦОЗНАЧНОСТЬ, вход 21 - к лементу И 5, вход 22 - к элементуб; выход элемента ИЛИ 10 является выходом 23 логического блока 1, выход элемента 8 - выходом 24, а выход элемента 9 - выходом 25 логического блока.Функциональный узел 2 содержит четыре элемента И 26, 27, 28 и 29, два элемента ИЛИ 30 и 31, три элемента РАВНОЗНАЧНОСТЬ 32, 33 и 34 и два элемента НЕ 35 и 36. Управляющие входы 37 и.38 модуля подключены соответственно ко входам элементов 28,30 и 27 узла, Выход элемента 34 РАВНОЗНАЧНОСТЬ является выходом 39 модуля и соединен со входами элементов 28 и 33 и с логической схемой переноса, а через элементы НЕ 35 и 36 - со входами элементов 26 и 34Логическая схема 3 переноса содержит элемент ИЛИ 40, элемент РАВНОЗНАЧНОСТЬ 41 и элемент И 42. Входы элемента 42 подключены к выходу элемента НЕ 13 логического блока 1 и к выходам элементов 40 и 41. Входы элементов 40 и 41 соединены соответственно: вход элемента 40 соединен с логическим входом 19 модуля и с вьйодом элемента И 4 блока 1; вход 41 - с управляющим входом 43 модуляи с выходом 39 модуля. Выход элементаИ 42 является выходом 44 модуля.Арифметический модуль работаетследующим образом,На логические входы 19-22 подаютсясоответственно сигналы переноса илизаема Рили 3 4 из младшего Разряда, сигнал кода Х операнда Х илизаписываемого числа 2, сигнал 84с выхода старшего разряда для сдвигов вправо, сигнал Б 4с выходамладшего разряда для сдвигов влево,Сигналы 0., 0 и О на управляющихвходах 14, 15 и 18 модуля коммутируют сигналы на логических входах 1922, управляющий сигнал О на входе16 обеспечивает инвертирование входных кодов Х или 2. На управляющийвход 17 модуля подается синхросигнал04., который обеспечивает срабатывание схемы модуля при выполнении любой. иэ функций.., Функциональный узел реализует выполнение требуемой операции и хранение результата операции. Настройкаузла на выполнение требуемой функциипроизводится сигналами о и 0 суправляющих входов 37 и 38 модуля,а также сигналом с выхода 25 логи30 45 50 формула изобретения ческого блока 1, При поступлении синхросигнала с выхода 24 или 25 блока 1 функциональный узел выполняет операцию, определяемую сигналами настройки, в противном случае, независимо от сигналов настройки, значение выходного сигнала на выходе 39 не изменяется (хранение кода) .Логическая схема 3 переноса на выходе 44 Формирует сигнал переноса Рили заема 3 при выполнении операций сложения или вычитания, что определяется сигналом настройки НЕ на управляющем входе 43 модуля, а также выполняет Функцию схемы ускоренного переноса при поступлении по входу 19 сигналов Р 4/3 1 из младшего разрядаПри выполнении арифметических и логических операций первый операнд хранится в модуле, что обеспечива ется цепью обратной связи в схеме функционального узла, а второй операнд поступает по входу Х.Предлагаемый управляемйй арифметический модуль по сравнению с известным дополнительно реализует следующие операции: нычитание, инвертирование содержимого модуля, логическую операцию ЕЮХ. При этом второй операнд может участвовать в любой операции как в прямом, так и в обратном коде, независимо от того, в каком коде он поступает на вход модуля. Таким образомпредлагаемое устройство имеет расширенные функциональные возможности по сравнению с известным, В качестве сигналов настройки на управляющие входы подаются только константы О или .1, что упрощает настройку модуля по сравнению с известным устройством. 40,Поскольку в схеме модуля выход функционального узла непосредственно связан с выходом модуля, быстродействие схемы определяется задержкой, вносимой схемой при прохождении сигнала от информационного входа к выходу модуля. Управляемый арифметический модуль, содержащий логический блок, выполненный на элементах И, ИЛИ, НЕ функциональный узел и логическую схему переноса о т л и ч а ю щ и й с я тем, что, с целью повышения быстро" действия и упрощения устройства, в него введены элементы РАВНОЗНАЧНОСТЬ и НЕРАВНОЗНАЧНОСТЬ, а также в нем логический блок содержит три элемента И, четыре ИЛИ и элемент НЕ, причем входы первого и второго элементов И соединены соответственно с первым управляющим и первым логическим нходами модуля, со вторым управляющими вторым логическим входами модуля,а их выходы - со входами первогоэлемента ИЛИ, другие входы которогосоединены с выходом третьего элеМентаИ, с четвертым логическим входоммодуля, а выход является первым выходом логического блока, второй элемент ИЛИ соединен с четвертым ипятым управляющими входами модуля,а его выход - со входом элемента И,выход третьего элемента ИЛИ соединен с первым и вторым управляющимивходами модуля, а выход являетсявторым выходом логического блока,выходы четвертого элемента ИЛИ соеди"иены с четвертым управляющим нходоммодуля и через элемент НЕ - с пятымуправляющим входом модуля, а его выход является третьим выходом логического блока, входы элемента НЕРАВНОЗНАЧНОСТЬ соединены с первыми вторым входами модуля, а его выходсо входами перного и второго элемен-,тов И, выходы элемента РАВНОЗНАЧНОСТЬсоединены с третьим управляющим итретьим логическим входами модуля,а выход - со входом третьего элемен-та И, логическая схема переноса содержит элемент И, элемент ИЛИ и элемент РАВНОЗНАЧНОСТЬ, причем выходэлемента И является выходом модуля,а его входы соединены с выходомэлемента НЕ логического блока и свыходом элемента И, вход которогосоединен с четвертым логическимвходом модуля и с выходом третьегоэлемента И логического блока, входыэлемента РАВНОЗНАЧНОСТЬ схемы переноса соединены с восьмым управляющим входом и является выходом модуля,а выход - со входом элемента И,кроме того, функциональный узел содержит четыре элемента И, два элемента ИЛИ, дна-НЕ и три элемента РАВНОЗНАЧНОСТЬ р причем входы первогоэлемента И соединены с третьйм выходом логического блока и через Элемент НЕ - с выходом модуля, а ныкод-.соединен со входом первого элементаИЛИ узла, второй вход которого соединен с седьмым управляющим входоммодуля и со входом второго элементаИ, другой вход которого соединен стретьим выходом логического блока,выход элемента И которого соединенсо входом второго элемента ИЛИ, другой вход которого соединен с выхо"дом третьего элемента И, входы которого соединены с выходом модуляи с шестым управляющим входом модулявходы первого элемента РАВНОЗНАЧНОСТЬ соединены с выходом перногоэлемента ИЛИ и с первым ных 9 дом логического блока, а выход - со входом четвертого элемента И, входывторого элемента РАВНОЗНАЧНОСТЬсоединены с выходом второго элементаИЛИ, а выход - со входом четвертого840881 элемента И, трети 9 вход которого соединен со вторым выходом логическогоблока, а выход - со входом. третьегоэлемента РАВНОЗНАЧНОСТЬ, другой входкоторого через элемент ЙЕ соединенс выходом модуля. ставитель Е. Пу хред Т.Маточка ев Еоррек Редактор В, Лазаренк кма Заказ 4766/71В ж 745рственного комзобретений и-35, Раушская 113 филиал ППП Патентф, г. Ужгород, ул. Проектная, 4 Тир НИИПИ Госуд по делам 5, Москва, Источники информации,принятые во внимание при экспертизе 1, Авторское свидетельство СССР Р 265565, кл. 6 06 Г 7/00, 1968. 2. Авторское свидетельство СССР 9 487387, кл С 06 Р 7/00, 1972