Патенты опубликованные 25.02.1980
Преобразователь двоично-десятичных чисел в двоичные
Номер патента: 717754
Опубликовано: 25.02.1980
Авторы: Выхованец, Гончаров, Онищенко, Сухомлинов
МПК: G06F 5/02
Метки: двоично-десятичных, двоичные, чисел
...К (4"(010+се)404 о+.+ ц "01 офОгде И двоичное число, а д.(- цифра-го разряда двоично-десятичногочисла, и. - номер разряда,Предлагаемое устройство работает 60следуЮщим образом.Сигналом по шине .ввод 16 открйваются элементы И 4,12. При помощиустройства ввода (на чертеже не показано) в сдвиговую тетраду 5 зано сится значениЕ старшего разряда двоично-десятичного числа.Посредством импульсов сдвига число из сдвиговой тетрады 5 через элемент И 10 и элемент ИЛИ 15 подается на вход однЬразрядного сумматора 4.На второй вход сумматора через элемент И 9, открытый потенциалом с выхода триггера б, и элемент ИЛИ 14, подается содержимое сдвигового регистра (регистр перед началом преобразования обнуляется) . С выхода сумматора число поступает...
Устройство для преобразования двоичного кода в десятичный и обратно для чисел с плавающей запятой
Номер патента: 717755
Опубликовано: 25.02.1980
Авторы: Ефимушкина, Степанян
МПК: G06F 5/02
Метки: двоичного, десятичный, запятой, кода, обратно, плавающей, преобразования, чисел
...случае, который описывается ниже,В общем случае, когда мантисса М, и поря.док Р, не равкы. нулю, дешифратор 13 запус 50кает генератор тактовых импульсов и начинает сдвиг мантиссы М, на один разряд вправо.Младшие разряды мантиссы М, проходят иавход блока 5 коррекции и через него - навход первого разряда регистра 2. При этомпроисходит делекие на два в десятичномрЬ55гистре, После в тактов сдвига и деленияпо.полам в десятичном регистре оказывается преобразованная мантисса М, а в двоичном ре. Как только в результате умножения про-. изойдет переполнение мантисс в регистре 2, дешифратор 14 прекращает удвоение и выпол няет нормализацию десятичной мантиссы: сдвиг вправо наодин десятичньш разряд и добавле. ние единицы к счетчику 10, Затем снова...
Устройство для определения экстремального числа
Номер патента: 717756
Опубликовано: 25.02.1980
МПК: G06F 7/00
Метки: числа, экстремального
...шине 13 трехстаби- информационной шине сравниваемых чильный триггер 5 через формиройФгель " "сел и"количеству тактовых импульсов,8 импульсов сброса, счетчик 7 в ресйихронизирующих информационный вход.гистр 9 устанавливаются в исходное ЗО поэтому по окончании последнего такнулевое состояние, При этом на сред-тового импульса счетчик 7 устанавли- нем выходе трехстабильногь трйггерьвается"в исходное состояние.5 устанавливается единичный уровень, По изменению потенциала на выходе После этого на вход, устройства по"счетчика 7 формирователь 8 импульсов"следовательно поДаотся сравниваемые З сброса формирует импульс сброса, кочисла, представленные последователь- торый приводит трехстабильный триггерйымй кодами, которйе поступают стар-, 5 в...
Устройство для сравнения чисел
Номер патента: 717757
Опубликовано: 25.02.1980
МПК: G06F 7/02
...в соответствующиймомент после окончания действия тактовогоимпульса устанавливается в единичное состо.яние, если в одном числе в в младших.разрядах стоят нули, а в другом в этихже разрядах стоят единицы, причем послегруппы нулей в следующем старшем разрядестоит единица, а после группы единиц -нуль, а также, если два одноименных разрядасравниваемых чисел равны между собой.Триггер 7 сравнения на + 1 сохраняет нуле.все состояние или состояние равно", еслилосле .устаковки триггера 6 в единичное со. стояние последующие разряды сравниваемыхчисел равны между собой. При других сочетаниях состояния триггера 6 и разрядов сравниваемых чиселтриггер.7 устанавливается в4 О единичное состояние или "не равно",Исключение составляет сочетание,...
Устройство для определения среднего из трех чисел
Номер патента: 717758
Опубликовано: 25.02.1980
Авторы: Бестань, Кириченко, Кривоносов, Лысенко, Попов, Скибенко, Сячев
МПК: G06F 7/04
...на входные шины 39, разряды Я - на входные шины 40, В схеме сравнения 5 разряды с" поступают на входные шины 39, разряды а; -иа входные шины 40. Сиг.палы. со схемы сравнения 4 поступают на входы 30; 31, 32 узлов анализа 1, 2, 3. На входт 1 ые шины 27, 28, 29 поступают 1-е разрядысравниваемых чисел. Единичные сигналы на ,этих входах открывают элементы И 17, 18, 19, 20, 21, 22. Результат сравнения разрядов а; и Ь; поступает.на входы элементов И 18, 20, а через элемент НЕ 24 - на входы элементов И 17, 19. Результат сравнения разрядов Ь; и с, поступает на входы элементов И 20, 22, а через элемент НЕ 25 - на входы элементов И 19, 21. Результат сравнения разрядов с.1 и а; поступает на входы элементов И 18, 22, а через элемент НЕ 26 - на входы...
Устройство для вычисления суммы квадратов к чисел
Номер патента: 717759
Опубликовано: 25.02.1980
Авторы: Комиссаров, Кравченко, Минц, Чинков
МПК: G06F 7/38
Метки: вычисления, квадратов, суммы, чисел
...в счетчик основанияб записано число 2 - 1, где и - число двоичОных разрядов счетчика основания 6, а накопитель 8 установлен в нуль. Необходимым условием для работы предлагаемого устройстваявляется синхронность импульсов, из которыхформируется число-импульсный код, возводимых в квадрат чисел (эти импульсы могут .формироваться одним генератором импульсов). 4При поступлении на вход элемента ИЛИ 2 первых импульсов каждого пакета, на его выходе формируется только один импульс, что является следствием синхронности входных импульсных последовательностей, Импульс с выхода элементу ИЛИ 2 поступает на вход К-звенной линии задержки 4 и на вход второго разряда счетчика основания б, где после его прихода будет записана единица,На каждом выходе...
Устройство для логарифмирования двоичных чисел
Номер патента: 717760
Опубликовано: 25.02.1980
МПК: G06F 7/38
Метки: двоичных, логарифмирования, чисел
...выходной код2 группыхарактеристика мантиссаПримерЗ.00000011 - входное число1 О 00110000 - выходной код1 группыО О 1 11000000- выходной код2 группы 7мационные входы коммутаторов второйгруппы. Сигналы с выходов первых четырех коммутаторов первой группы поступают на дешифратор характеристики,Если старшим значащим разрядом выход.ного кода первой группы коммутаторов,является восьмой, то с выхода дешифраторв характеристики на первый входуправления коммутаторов второй группыпоступит сигнал логической 1, разрешающий прохождение нв выходы коммутаторов информации, поступающей на первые информационные входы, то есть навыходах коммутаторов второй группы появится выходной код первой группыкоммутаторов.Если старшим значащим .разрядом выходного...
Устройство для извлечения корня третьей степени
Номер патента: 717761
Опубликовано: 25.02.1980
МПК: G06F 7/38
Метки: извлечения, корня, степени, третьей
...содержит первый и второйличествовходных импульсов будет равносумматоры 1,2; двоичный счетчик 3 (+1 )згруппы элементов 4, 5, 6, И,элементы10 задержки вход 11 устройст-Оц " м положительный эффект по быстродействию в йредпоженном йва.учитывая, что в нем разрядность собтУстройство работает по алгоритму устветствующих узлов равна разрядностиройства - прототипа.тех же умов в прототипе,Перед началом работы во все Разряды30 Обозйачйм:сумматора 1 заносятся единицы, счетчикТ -. перйод входных импульсов про 3 устанавливается в 0", а в сумматор4 ", У Ртотипа;2 заносится код числа. Каждый раз, ког- фТ -, период входных импульсов предда общее количество импульсов, постулагаемого устройства;пивших на вход 11, равняется кубу цело- У РЗ 5 1,1,1 -...
Устройство для возведения в квадрат
Номер патента: 717762
Опубликовано: 25.02.1980
МПК: G06F 7/38
Метки: возведения, квадрат
...к вйходам1-го и 2-го рвзрядов. Входы первого"элемента"неравнозначности группы 10762 74разрядов. Входы второго элемента нерав.нозначности в группе 11 подключены квыходам 1-го и 3-го разрядов, входыэлементов неравнозначности в группе 10.подключены к выходам 1-го и (2)+1)-горазрядов входного регистра 1 и т.д. Вхо 1ды третьих элементов-неравноэначностив каждой группе подключены к выходам2-го и (к+1)-го разрядов. Входы четвер 10 тых элементов неравнозначности в группах подключены к выходам 2-го и (к+2)го разрядов. Следующие по счету элемен-ты неравнозначности в группах подключаются к выходам разрядов 3-го и (к 3 2),го, 3-го и (к+3)-го, 4-го и (к+3)-го,4-го и (к+4)-го и т.д.Входы элементов И групп 6 и 3 подключены соответственно к...
Устройство для сложения в избыточной двоичной системе
Номер патента: 717763
Опубликовано: 25.02.1980
Авторы: Арцатбанов, Гречишников, Телековец
МПК: G06F 7/385
Метки: двоичной, избыточной, системе, сложения
...1, входы блока 11 формирования отрицательной :суммы и блока 12 формирования положительною переноса подключены к входным шинам 2 - 4 операндов А, В и В со- ответственно. Выход блока 11 формирования отрицательной суммы подкпюче 1 г через элемент 8 задержки к одному из входов блока 13 формирования положительнойсуммы и блока 14 формирования717763 Тв бпииа 3 6; рО; И =1 А О 0 0О "1 1 О О О О 1 1 11 О 1 На основании таблицы получимОкончательная сумма равна,+ + д-"1-2 1-1 1 .1-г 1- 1 .20Нв входные" шины 1 - 4 устройствапоследовательно разряд за разрядом, на"чиная с старшего разряда,поднЮтся операнды А, А В и В+ соответственно,Блок 11 формирования отрицательной сум,Змы подает на элемент 8 задержки зна - чения промежуточной суммы 6" . Задер"...
Устройство для умножения на п-разрядов множителя
Номер патента: 717764
Опубликовано: 25.02.1980
Автор: Скрипицына
МПК: G06F 7/39
Метки: множителя, п-разрядов, умножения
...в прямом коде без сдвига .(блок 17 упрввляющий вход 22 для чу,лв 7). Так квк при Этом возбужденвход 25 блока 20, то нв его выходахкоммутируется обратный код числа, цо-данного на его входы, которое, передаваясь в сумматор 8, вычитается, из за-.фиюированного вам результата 8 М,8 Я ЗЯ, 8 Я 2 Я ипи 8 Я М для числа4,8,6 и 7 с(хйэеМственно, Я - миолцьмое) :.:.:Если-"пять младших разрядов множи"теля составляют одю из чисел 12 - 1928 - 31, 20 - 27, то аналогичным образом сйгналами уйфавлеййя"с вйходовблока 9 на входы 28, 29 и 30 черезблоки 16, 15 р 19 передается"Мюййюе,"умноженное на 16, 32 илй 24 соответственно. Если эти пять разрядов множителя составляют число 17 или 28, то"затем возбуждаются выходы 28 й 22блока 9, и через блоки 17 и...
Устройство для вычисления суммы произведений
Номер патента: 717765
Опубликовано: 25.02.1980
Авторы: Вашкевич, Коннов, Кучин
МПК: G06F 7/50
Метки: вычисления, произведений, суммы
...1 О заносится единица в и -ый раз ряд сумматора 12, если сомножители разного знака; или заюсится единица в (О) разряд с выхода 6 - прн отрицательных сомножителях. Тем самым выйолняется часть коррекции псевдопроиэведения. Занесение единицы в и -ый или ( 1-1)-ый разряд запрещается уровнем логического нуля "с выхода узла управления 7, если хотя бы один из сомножителей равен О. По сигналу на второй из шин 24 миожимое со сдвигом на один разряд вправо поступает на входы сумматора 12, если (г 1 -1)-ый разряд множители равен 1 и т,д, При каждом очередном-маайаисавину ого множнмого717765 10 15 20 реноса, счетчик, причем прямые выходы регистра множимого соединения с первой группой входов узла сдвига, соответствующие выходы которого соединены со...
Оптоэлектронное устройство для вычисления логических функций многих переменных
Номер патента: 717766
Опубликовано: 25.02.1980
МПК: G06F 7/56
Метки: вычисления, логических, многих, оптоэлектронное, переменных, функций
...двоичйого дефлектора. . "., "-" " "гичиа реализации транспаранта 5, ЭтоНа чертеже представлена схема опто-также континуальнвя среда, обладающаяэлектронного устройств; выпойеййаяреверсивйой оптической памятью, В ней. согласно данномуизобретению. Ййфрвмитакже 1 строк, но число элементов внв чертеже обозначены источник 1 света, строке выбирается произвольно, исходяойтический двойчный дефлектор 2, ото- из желаемой степени связности описыввеприемная матрица 3, блок 4 выработки мйх устройств в большой системе (на-.управляющих команд, и-строчный нако- пример,9 ). Транспарант 7 также настпительный трвнспарайт 5 состояййй, "6 -"-раиввется с помощью сигналов нвстройстрочйая матрица 6 линейчвтых фотойрй-кй ввиде световых лучей второй групемников,...
Микропрограммное устройство управления
Номер патента: 717767
Опубликовано: 25.02.1980
МПК: G06F 9/12
Метки: микропрограммное
...на конра микрокоманд 19, где йерваяступейь, кретном примере. Пусть операционнаядешифратора - 9, 1011, 12, вторая .. часть регистра микрокоманд и накопителяступень дешифратора - 13, 14, 15 тре- имеет 12 полей,по 2 Разряда в каждом,тья ступень - 16 17 К -ая ступень . то есть содержит 24 разряда, ВыходыЗОдешифратора 18, группы элементов каждой поля соединены со входами одно 9 - 18 И группы элементов 9 -18 ступенчатого дешифратора на 2 входа,1 , 2ИЛИВ этом случае МПУУ в одном тактеРаботу МПУУ поясним на "коикретном сможет выработать максимально 12 уппримере . , равляющих сигналов. Если теперь ввести35Код -адреса микрокоманд по кодовым вторую ступень дешифрации управляющиешинам адреса (вход устройства) посту- сйгналы формировать первой и...
Устройство прерываний цифровой вычислительной машины
Номер патента: 717768
Опубликовано: 25.02.1980
МПК: G06F 9/48
Метки: вычислительной, прерываний, цифровой
...старшего блока запросе.Таким образом, устройство позволяет при, большом копичесгве запросов резко сократить информапионнув емкость вакойитепей блоков запросов и обеспечить простое сопряжение и совместную работу в реальном масштабе времени большого количества внешних устройств и дифровой вычислительной машины. формула изобретения Устройствопрерываний цифровой вычи. спитепьной машины, содержащее блок запроса, включающий накопитель, входы когорого подключены соответственно к вы 3 71776системах, имеющих болЬшое количествопрерываний.Целью изобретения является сокраще,ние информационной емкостинакопителяустройстве при работе со значительным(до нескольких сотен) количеством источников запросов, вызывающих прерыва-ния т.е. сокращение...
Устройство для управления прерыванием программ
Номер патента: 717769
Опубликовано: 25.02.1980
МПК: G06F 9/48
Метки: прерыванием, программ
...в память 8. Адрес записи при этом вырабатывает шифратором 2, подключенным к тем же шинам, что и первый элемент 1 ИЛЙ. Злемент 4 И разрешает запись значения времени поступления требования только после завершения текущей опера-ции. Для этого он подключен одним входом к входу первого элемент 1 ИЛИ, а другим-к выходу узла 9, информарующему об окончанйй текущей операции, Выход элемента 4 И через второй элемент 5 ИЛИ вырабатывает сигнал операции принудительной записи времени в блок памя 35 ти. Другой вход второго адвмвнта 5 ИЛИ подключен к выходу узла 9;. обеспечиваю щвму программное выполнение операциизаписи времени. Шина для передачи требований от абонента, имеющего минимальное допустимое время обслуживания через элвьент 3 подключена ко...
Устройство управления магистралью
Номер патента: 717770
Опубликовано: 25.02.1980
Авторы: Кокорин, Овсянникова-Панченко, Петрова, Шевкопляс
МПК: G06F 13/36, G06F 9/50
Метки: магистралью
...запросов, выходы го являются выходами устройства. руппой выходов блока Устройство работает следующим обра 55установочные входы ЗОМеодключены к выходам В исходном состоянии на вход 17 цоентов И, а входыдана логическая 1, в регистре 13 хра;СОВ ПО ЮЧЕНЫ нится старый код маски, в общем случае5 717770 6не совпадающий с кодом, записанным в ти магистрали в общей для всех устройстврегистре 12. Запросы, поступающие на, интерфейсной линии и в снятии сигнала свходы 14, проходят через открытую вто- линии подтверждения запроса, Сигнал лорую группу элементов И 10 и через сбро- гической ф 1 ф, поступающий при этом нашенный регистр 11, выполняющий в дан 5 вход 3.7, во - первых, своим фронтом проном случае функцию инвертирования, на изводит...
Устройство для адресации буферной памяти
Номер патента: 717771
Опубликовано: 25.02.1980
Авторы: Бабаян, Багаев, Ким, Сахин
МПК: G06F 13/06
Метки: адресации, буферной, памяти
...ров 6 и 7 записывается в регистры 8 и 9 выбранной пары база-индекс", Появляется сигнал на выходе соответствукзцего элемента И 3.2, который поступает на шифратор 3.8. Информация шифратора 18 и 9-12 разряды входного индексного регистра 6 подаются на регистр 17. По но меру сектора, определяемому по старшим разрядам регистра 17, обнуляется соответствующая ячейка памяти 16,5, Исполнительный адрес подключается к выходу блока 4 и поступает в оперативную память. Информация со считанного блока данных поступает в блох 5 и в буферную память 3, где записывается по адресу, определяемому 0-6 разрядами регистра 17 адреса, по этому же адресу записывается ф 1" в соответствующий бит памяти 16.6. При выполнении операции счнт.твания выход блока 5...
Микропроцессор
Номер патента: 717772
Опубликовано: 25.02.1980
Авторы: Асцатуров, Лысиков, Шостак
МПК: G06F 15/00
Метки: микропроцессор
...опе- вуют все элементы матрицы 5 - как полраций 8 одного из кодов: 0101, 0110,ные, так и вырожденные (конъюнкторы),1000 - на первый вход демультиплексо- так как матрица 5 в данном случае являра 10 (см. фиг. 1) поступит результат .5 ется формирователем частных проиэведепораэрядной койъюнкции, или диэъюнкции, ний. Частичные произведения поступаютили сложения по модулю два соответствен на четвертый выход матрицы 5 и далеено. Далее результата поступает на выход- на вход матрицы одноразрядных сумматоной регистр 13. ров 6, В результате суммирования частич-Рассмотрим порядок выполнении алгеб 0 ных произведений на выходе матрицы 6раического сложения, Начальная фаза вы- формируетси полное произведение, котороеполненйя совпадает с соответствующей...
Микропрограммный процессор
Номер патента: 717773
Опубликовано: 25.02.1980
Авторы: Долкарт, Пурэ, Степанов
МПК: G06F 15/00
Метки: микропрограммный, процессор
...регистра 7 и управление его младшими разрядами входами выборе блока постоянной памяти 2 позволяет легко оргале низовать работу без потери быстродейсти- вия памяти с ветвлениями по результатуля- выполнения текущей микрокоманды.ей4 ОВремя выбора блока в цолупроводникое вых постоянных памятях вдвое меньшет времени выбора по адресным выходам.ей, Микрокоманды с ветвлением по текущемурезультату составляют 20% от общегота- числа микрокоманд процессора. ПоэтомуИувеличение быстродействия практическиин составляет 10%. по результатам выполнения т"екающих микроком анд.Поставленная цель достигается тем,что микропрограммный процессор содержит второй элемент И, первый вход котрого соединен с третьим выходом блокауправления, второй вход второго...
Устройство для синхронизации вычислительной системы
Номер патента: 717774
Опубликовано: 25.02.1980
Автор: Хельвас
МПК: G06F 1/04, G06F 15/16
Метки: вычислительной, синхронизации, системы
...на примере синхронизации одного из распределителей 3 импульсов с распределителем 2(рассмвтриваетса случай совпадения тактовых импульсов обоих распределителей).Все распределители импульсов формируютчетные импульсы из серии ГИ 2, а нечетные - из ГИ 1, причем, если после подачина распределитель импульсов импульсаГИ 2 .и формирования соответствующегочетного -имйулйса"следующий импульс ГИ 1на него не поступает, то при поступленииочередного импульса ГИ 2 на выходе рас-пределителя формируетси тот же четныйвыходной импульс,Распределителем 2 импульсов из входных серий импульсов ГИ 1 и ГИ 2 формируются восемь выходных сигналов ТИ 1-ТИ 8,как это показано на временной диаграмме(см. фиг. 3). Два из них (в рассматрива,емом случае ТИ 8 и ТИ 2)...
Устройство для моделирования конечных автоматов
Номер патента: 717775
Опубликовано: 25.02.1980
Автор: Серебринский
МПК: G06N 7/06
Метки: автоматов, конечных, моделирования
...его вхо,пов, х 3 фх 2"хп 1 г "цщ будет1подано на выход мультиплексора 3,после чего поступит на вход М сумматора по модулю два 7. Одновременно будет подан разряд А с блока памяти 2 навход А сумматора по модулю два 7.Сравнение сигналов, поступивших навходы сумматора по модулю два 7 обеспечит подачу одного из сигналов Е илиК на входы блока вычисления булевыхфункций 9. Сигналы Е или И будут поБ6чего на выходе схемы сравнения 8 появится единица, которая будет подана на управляющий вход Ч коммутатора 6, в результате чего на выход коммутатора будет пропущен код аргумента-константы, т.е, код- одной иэ переменных, предварительно эафиксиромнных на нуле либо на единице на одном из входов Х,Х, к, у,у 2, Чмультиплексора 3. При дальнейшем выводе...
Устройство для вероятностного моделирования сложных систем
Номер патента: 717776
Опубликовано: 25.02.1980
Авторы: Буянов, Горбиков, Осипов, Финаев
МПК: G06F 15/173, G06F 17/00, G06F 17/18 ...
Метки: вероятностного, моделирования, систем, сложных
...входного сигнале, представляющего собой К-элементный двоичный код, по шине входных воздействий 5.Этим сигналом первоначально произво25 дится сброс сумматора 9 в исходное состояние, запускается блок 7 и генератор8 равномерно распределенных случайных чисел.Генератор 8 равномерно распрвделэй- ных случайных чисел генерирует случай ное число, равномерно распределенное нв участке Г11," гдв Щ - точность представлейия числа генератора.Одновременно входной сигнал постуцает на первый вход регистра адреса б, который представляет собой дешифратор. Этим сигналом обеспечивается выбор кон 40 кратной матрицы переходов в первом блоке памяти 3,Нв второй вход регистра адреса от второго блока памяти 4, поступает код, соот ввтствуюшего предыдущего...
Модель узла графа
Номер патента: 717777
Опубликовано: 25.02.1980
Авторы: Додонов, Федотов, Фенюк
МПК: G06F 15/173, G06G 7/122
...17 присутствуют сигна модели узда графа извне или от моделы логической единицы. На полюс 22 ре-лей других компонент графа, а во второмжима индикации подается сигнал единично- случае сама модель графа уэ"а " го логического уровня, а на остальные источником сигнала логического нуля, входные полюсы 18-20 - сигналы нулевого логического уровня, При поступлении ме 5 индикациикации своего состояния нв полюсах 19 и 18 необходимо присутствие , сигнала логического нуля, являющегося7 7177 "сигйала логического нуля, а на полюс 20 опроса подается сигнал логической единицы. Если триггер 2 находитсяв единичном состоянии,то аналогично тому, как это имеет место в режиме 4, на выходном полюсе 17 присутствует сигнал логического нуля, на индикационнсм...
Устройство для решения систем дифференцильных уравнений
Номер патента: 717778
Опубликовано: 25.02.1980
МПК: G06F 17/13
Метки: дифференцильных, решения, систем, уравнений
...бл -"-"- Х(М)+Е А.,(Е)Х СК-Е).К(К),Х,(О)=ХрН)ка реккурентных вычислений, выход бюка 4, Н Е-"оуМнбженйя подключен Ы"первому" входу вто. где Х К) - вектор Ъ -х дискрет, нзобрарого элемента ИЛИ, вьйод"которого" сое жающий вектор Х 1вектор" "дийей"с входом суЮ 4 атора, выход которо функции;го подкл 1 оченкпервому входу второгоЦМ- вектор К -х дискрет, изобраблока уййойВния; виход которого являет жающий вектор 111) векторся первым выходом блока реккурентных функции;вычислений и соединей с входом инвертоАЯВ)- матрица-х дискрет, изобража" - ра, вшаод которогоявляется вторым выющая матрицу АКС) матричнойходом блока реккурентных вычислений функции.Работа вычислительной системы начинавторые входы второго элемента ИЖ иы вычиго бл умножения являются...
Устройство для вычисления собственных чисел корреляционных матриц
Номер патента: 717779
Опубликовано: 25.02.1980
Авторы: Антощенко, Боброва, Киселев, Снегурова
МПК: G06F 17/15
Метки: вычисления, корреляционных, матриц, собственных, чисел
...и блоки умйожения 6 -8.Блок 1 задания корреляционной мат рицы выполнен в виде блока воспроизве-.дения функций многих переменных. Первый выход преобразователя 1 соединенс первым входом, блока 4 памяти, ко- -,торый служит для запоминания текущегозначения дисперсии исследуемого процес. са, и с первым входом сумматора 2, авторой выход блока 1 связан с первымвходом сумматора 3. Для запоминаниятекущего значения собственных функцийматрицы служит блок 5 памяти, входкоторого подключен к выходу блока 6умножения, предназначенного для формиромнйя собственных функций корреля-,ционной матрицы нестационарного процесса. Входы блока 6 умножения связаны с выходами сумматоров 2 и 3.Первый выход блока 5 памяти подключенк первому входу второго блока 7...
Устройство для вычисления коэффициентов фурье
Номер патента: 717780
Опубликовано: 25.02.1980
Авторы: Генкин, Голубев, Куно, Скворцов, Шагурин
МПК: G06F 17/14
Метки: вычисления, коэффициентов, фурье
...тем,что устройство содержит второй генератор импульсов, первый и второй переключатели, группу буферных регистров,первый и второй коммутаторы и дешифратор, причем выход второго генератора. имнульсдв подключен к первым входампервого и второго переключателя и первому управляющему входу арифметического блока, второй вход первого пере-ключателя соединен с выходом первогогенератора импульсов, выход - с управляющим входом группы буферных регистров, информационныхвход котброго соединен с выходом аналогово-цифровогопреобразователя, выход грппы буфернза регистров соединен со входом первого регистра памяти, управляющийвход которого соединен с выходом второго переключателя, второй вход которого подключен к первому выходу дешифратора, выходы...
Устройство для определения стационарности случайного процесса
Номер патента: 717781
Опубликовано: 25.02.1980
МПК: G06F 17/18
Метки: процесса, случайного, стационарности
...отношения верогистр блока заданияначальных условий 1 ятностей Р 1/ Р, записывается код ХР, В каждом циклеЕслиС С Дто эксперимент Ро . Р анализа кеды Х 1 с информационного продолжается, если -Атоообозначим 1 -тыйто есть МРХ)эксперимента На каждой стадииляется сумма 21+Если выполняетсЬЬС 2. сРпАодолжается. 5,тп "5 717781 6 процесс оканчивается принятием Н 1: еЬ=-" Накопление Е 2 и равнение его с РйФ ли "- . ф, то процесс оканчивает- Дд Асводится к подсчету раэся прйнятием йо, Постоянные А и Ь ностй количества положительных и от= определяются так, чтобы критерий имел рицательных исходов - Я и сравнении наперед заданную силу ( А,), Ве его с величинами личины А, Ь и А,связывают соотА Ьношения: е, - ,=-к е =а -ф.чф -в Еслищ К, то...
Устройство для контроля устройтсв управления
Номер патента: 717782
Опубликовано: 25.02.1980
Авторы: Брянкин, Горбунова, Кривец, Липашева, Цыганков
МПК: G05B 19/048, G06F 11/08
Метки: устройтсв
...из информационныхтабло пульта управления и отображаютсяна нем по координатному принципу(% группы, М позиции), что соответствуеттипу и номеру контролируемой цепи,Таким образом, осуществляется синхронное отображение. процесса и результатов контроля на информационных табло 5устройства контроля и контролируемогообъекта.2, В автоматизированном режимеустройство работает следующим образом;а) при контроле логических цепей уп-. Оравления осуществляется прием командс объекта 16, через блок 15, которыевоздействуют на генератор 3, генератор 4 и счетчик 7, Счетчик 7 формирует управляющие импульсы с задержкой по времени, начало отсчета которойопределяется генератором 3. Управляю-щие .импульсы со счетчика 7 поступаютна входы коммутаторов 10 и 11Под...
Устройство для определения оптимальных номиналов и допусков параметров элементов радиоэлектронных схем
Номер патента: 717783
Опубликовано: 25.02.1980
Авторы: Базов, Веселов, Монахов, Синельников, Соколов, Шульгин
МПК: G05B 17/02, G06F 17/00
Метки: допусков, номиналов, оптимальных, параметров, радиоэлектронных, схем, элементов
...3 производит дальнейшее формирование допусковой области (делает еше один шаг по всем параметрам и новый цикл проверки вершин), Если же одна из вершин гиперкуба допусковой области оказывается неработоспособной, то эта вершина (один из первичных или пара первичных параметров) запоминается в блоке 6. В этом случае по сигналус блока 11 блок 2 вырабатывает команду на подключение блока 4, который осуществляет коррекцию допусковой области, т.е в соответствии с информацией об отказавших параметрах, идущей из блока 6 производится изменение коорди 40 нат исходной точкц Каждый параметр, отказавший в процессе формирования, получает смещение на один шаг в противоположную сторону, т,е, координата исходной точки по этому параметру получает45 реверс...