Устройство для вычисления коэффициентов фурье

(72) Автори изобретенС. Голубев, А. Я. Куно, О. Б; Скворц и. В. И. Шагурин осу дарственный научно-исследовательский машиноведения им, акад. А. А, Благо и(71) Заявитель ова СТРОЙСТВО. ДЛЯ управляюши памяти, где циентов Фу ок входыходом бл рвой гру ока 2. Изобретение относится к области вычислительной техники и может быть использовано в цифровой аппаратуредля спектрального анализа радиотехнических и акустических сигналов, в высокоскоростных цифровых фильтрах, устройствах5 для вычисления корреляций и для вычисления коэффициентов Фурье. Известно устройство, в котором задача повьпп ения быстродействия решается за счетвычисления частичных сумм на четырех процессорах 1 .Однако такое техническое решение позволяет повысить быстродействие лишь в 4 раза эа счет пропорйиоваль ного увеличения объема аппаратуры. Кроме того, скорость вычислений оГраничена в атом устройстве быстродействием оперативного запоминающего устройства.Наиболее близким техническим решением к данному предложению является устройство для вычисления коэффициентов,Фурье, содержащее аналого-цифровой преобразователь, информационный вход которого соединен со входом устройства,ЛЕНИЯ КОЭФФИЦИЕНТОВ ФУРЬ- с выходом первого генеЯ - количество коаффиье, постоянный эапоминаюший которого соединен с первымока управления, выход - спой входов арифметическог Данное устройство имеет память, состояшую из 1 сфй блоков регистров сдвига. Первый блок состоит иэ К параллель но включенных регистров сдвигаемкостьюбит, каждая (К-раэрядность чисел), Второй - из двух субблоков содержаших по К регистров емкостью бит и т,д, Последний блок содержит 8 субблоков по К одноразрядных регистров, Арифметическое устройство вычислителя имеет распределенную структуру и разбито на оффарифметических устройств (АУ), каждое из которых обслуживает один блок памяти, причем, на входы каждого из АУ подаются операнды с выхода и входа соответствуюшего блока памяти и4нен со вторым взкодом блока управления, третий и четвертый выходы которого подключены соответственно к управляющим входам дешифратора и второго коммутатора, вход блока управлениясоединен с первым выходом арифметического блока, второй выход которогосоединен со входом второго коммутатора, выходы которого подключены к 1 О управляющим входам регистров памятигруппы, информационные входы которыхподключены к выходам дешифратора.Структурная схема устройства вычисления коэффициентов Фурье дана на 15 чертеже, Устройство содержит одй/групп регистров памяти 1, информационный вход устройства. 2, лостояннзйзапоминающий блок(ПЗБ) - .3, блок управления, аналогово-цифровой преоб разователь (АДП) - 5, первый генератор импульсов 6, группа буферных регистров - 7, переключатели 8, 9, арифметический блок 10, коммутаторы 11,12, дешифратор 13, генератор импульсов 14.Группа буферных регистров 7 и первая группа регистров памяти 1 имеютколичество регистров, равное числу разрядов кода на выходе АДП, Вторая груп- ЗО па регистров памяти 1 имеет две группырегистров, каждая из которых также содержит количество регистров, равное разрядндстиАЦП, В третьем блоке такихгрупп -четыре, в четвертом 8 и т,д.Длина буферных регистров и регистровпервого блока памяти составляет М разрядов, причем, в регистрах первого блока имеется отвод от ячейки с номеромйДлина регистров второго блока 3 40третьего и т.д.йУстройство работает следующим обра. зом. Входная реализация в аналоговойформе непрерывно поступает на вход 45АЦП 5, С выхода АЦП 5 дискретныеотсчеты с частотой первого тактовогогенератора 6. в параллельном коде загружаются в буферные регистры, переключатель 8 при этом обеспечивает подачу Ясигналов первого тактового генератора 6на синхронизирующий вход группы буферных регистров 7. В тот момент, когда"на-вход группы буферных регистров поступает отсчет с номером М, срабатывают переключатели 8 и 9 и синхронизирующие входы блока буферных регистров первого блока памяти подключаютсяк выходу второго тактового генератора14, частота которого выбирается с таким 717780значение вектора поворота, хранящегосяв постоянном запоминающем устройстве(ПЗУ). Выбор необходимого значениявектора поворота,осушествляетсяс помощью устройства управления, Сдвиг информации в регистрах происходит с частотой аналого-цифрового преобразователя(АЦП) приподаче нз ве регистры импульсов тактового генератора (ТГ) АЦП.Принцип действия вычислителя предусматривает, что в течение первыхМтактов ТГ, когда заполняется первыйблок памяти, все блоки АУ бездейМствуют, далее, на протяжении - тактовработает лишь первый блок АУ, обрабатывающий отсчеты, содержащиеся впевом блоке памяти. Затем в течениетактов работают первый и второйблоки распределенного АУ и т,д, Всеблоки АУ работают только в интервалемежду отсчетами входной реализации сномерами й - 1 и М . Причемна этоминтервале АУ выполняет порядка Иопераций умножения и сложения комплексных чисел, что ограничивает быстродействие устройства в реальном масштабевремени и требует значительных аппаратурных затрат, Таким образдм, недос-татком известного устройства являетсянедостаточное быстродействие и значительное количество аппаратуры,:Цель предлагаемого изобретениязаключается в устранении указанных недостатков, в увеличении быстродействия.Цель изобретения достигается тем,что устройство содержит второй генератор импульсов, первый и второй переключатели, группу буферных регистров,первый и второй коммутаторы и дешифратор, причем выход второго генератора. имнульсдв подключен к первым входампервого и второго переключателя и первому управляющему входу арифметического блока, второй вход первого пере-ключателя соединен с выходом первогогенератора импульсов, выход - с управляющим входом группы буферных регистров, информационныхвход котброго соединен с выходом аналогово-цифровогопреобразователя, выход грппы буфернза регистров соединен со входом первого регистра памяти, управляющийвход которого соединен с выходом второго переключателя, второй вход которого подключен к первому выходу дешифратора, выходы регистров памяти"оединены со входами первого коммутатора, управляющий вход которого соеди717780 10 50 5расчетом, чтобы в паузе между последним отсчетом предыдущей реализации и первым отсчетом последующей роализдцин содержимое группы буферных регистров 7 переписалось в первый регистр памяти 1.5 После этого переключатель 8 вновь подключает синхронизируюшие входы блока буферных регистров 7 к выходу тактового генератора и этот блок готов к приему из АЦП отсчетов следующей реализации. Одновременно переключатель 9 подсоединяет синхронизируюшие входы первого блока 15 егистроВ памяти 1 к выходу дешифратора 13, а блок управления формирует адрес коммутатора и ПЗБ, 15 соответствующие первым операндам для вычисления, На первом этапе вычислений адрес коммутатора соответствует выходам первого блока регистров памяти и отводам от их ячеек с номерами - ,й2.Ло Указанные операнды подаются через коммутатор 11 на входы АУ, которое с высокой скоростью, обусловленной частотой генератора 14 выполняет стандарт.ную операцию умножения одного из опе рандов на вектор поворота и сложения произведения с другим операндом. После выполнения стандартной операции на синхронизируюшем выходе АУ 10 формируется импульс управления (ИУ)сигна лизируюший о готовности АУ к следуюшей операции. Воздействием этого импульса АУ генерирует адрес мультиплексора, соответствующий входам блока регистров памяти и адрес дешифратора 13, с вы хода которого поступает сигнал сдвига, на регистры второго блока памяти. Таким образом, в этот блок заносятся результаты вычислений арифметического блока. Одновременно БУ (4) формирует 40 адреса коммутатора 11 иПЗБ 3, а также адрес дешифратора для сдвига информации в первом блоке памяти 1. После этого на вход арифметического блока 10 поступают операнды для выполнения сле дующей стандартной операции. Описанная процедура выполняется раз, пока неИзаполнятся регистры второго блока память После этого АУ аналогичным образом производит операции с браннымисодержащимися в первом и втором блоках памяти, снимая соответствующиеоперанды с входов и выходов регистров;При этом результат стандартной операции над данными первого блока заносится во второй блок, вытесняя хранящиеся в нем операнды, которые в свою очередьпоступают на арифметическ нй блок. а 6результат вычислений над ними заносится в третий блок. После М 10 М интеграций в регистрах последнего блока и-. пяти содержатся М коэффициентов Фурье, которые могут быть последовательно извлечены с частотой генератора 14 за время равное паузе между отсчетами входной реализации. При выборе элементной базы, обеспечивающей время умножения порядка 200 нс, Описанное устройство способно в реальном масштабе времени выполнять преобразования фурье от 1024 точек за время порядка 2 мс, Для того, чтобы получить такое быстродействие в устройстве - прототипе, при равной сложности арифметического устройства необходимо использовать элементы, обеспечивающие время умножения менее 10 нс, или пропорционально увеличить обьем аппаратуры в ЛУ. Формула изобретения Устройство для вычисления коэффициентов фурье, содержащее аналогово- цифровой преобразователь, информационный вход которого соединен со входом устройства, упоавляюший - с выходом первого генератора импульсовЯой групп регистров памяти, где М - количество коэффициентов Фурье, постоянный запоминаюший блок вход которого сое-. динен с первым выходбм блока управления, выход - с первой группой входов арифметического блока, о т л и ч а юш е е с я тем, что, с целью повышения быстродействия устройства, оно содержит второй генератор импульсов, первый и второй переключатели, группу буферных регистров, первый и второй коммутаторы и дешифратор, причем выход второго генератора импульсов подключен к первым входам первого и второго переключателя и первому управляющему входу арифметическЬго блока, второй вход первого переключателя соединен с выходом первого генератора импульсов, выход - с управляющим входом группы буферных регистров, информационный вход которого соединен с выходом аналого-цифрового преобразователя, выход группы буферных регистров-соединен со входами первого регистра памяти, управляющий вход которогосоединен с выходом второго переключателя второй вход которого подключен к первому вьФоду дешифраторя, выходы регистров памяти соединены со717780 гСоставитель В Шагу. Редактор Э, 1 убнйцкая"ТехредЭ; Чужик орректор Н. С 1 Подписнбевенного комитета СССРтений и открытий 5, Раушская набд. 4 иал ППП Патент г. Ужгород, ул. Проектная, 4 7МГоммйфперйго" коммутамрц" уйраааВ-,ший вход которогб соедййейсо вторымвыходом блока управления, третий и четвертый выходы которого йодключенысоответственно к упрашим входамдешифратора-и второго коммутатор вход. блока уйравленйя"сбединей с первым выходом арифметического блока, второйвыходкоторого соединей со входом второго"коммутатора, выходйкоторого под. Заказ 9850/68 Тираж 7 БНИЙПИ Государе"по "делам изобр 113035 Москва, Жг чу8ключенЫк упраавляюшим входам регист ров памяти группы, информационные вхо"ды которых подключены-к выходам де.,; шифратора.Источйики информации,"-" йрййяТФе во внимание при экспертизе1, Авторское свидетельство СССРЬ 421994, кл. 06 Р 15/34, 1971.2, ПатентСША И 3816729,10 кл, 235-156 от 11.06,74