Корнейчук

Номер патента: 652617

Опубликовано: 15.03.1979

Авторы: Корнейчук, Юрчишин

МПК: G11C 17/02

Метки: запоминающее, постоянное

...сигналу, который должен бытьне меньше уровня йереключателя элементов И, подключенных к выходу накопите:ля." "Целью изобретения является повышение быстродействия, В предложенномустройстве это достигается тем, что онрсодержитисточник опорного напряжения,один выход которого соединен со вторыми концами выходных шин, а другой выход - с шиной нулевого потенциала,На чертеже представлена блок-:хема/предложенного устройства.Оно содержит накопит дными шинами 2, источникряжения 3, элементы И 4вого потенциала 5,Источник опорного напряжения 3 выдает напряжение, например ,9 В (максимальное значение входного напряжениялогического нуля стандартного элементаТТЛ), и при достижении считанным сигналом уровня 0,6 В начинают срабаты652617 Таким . образом,...

Номер патента: 651419

Опубликовано: 05.03.1979

Авторы: Городний, Зеленин, Корнейчук, Ткаченко, Торошанко

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...импульсов через элементы И 22 и 23 соединены с входом дополнительного регистра 13. Кроме этого выход формирователя 21 подключен к триггеру 24. Прямой выход этого триггера, через элемент И 25 соединен с триггером 16, Прямой выход триггера 24, инверсный выход триггера 16 и выход дополнительного регистра 13 подключены через элемент И 26 к коммутатору 6. Выход элемента И-НЕ 9 и второй выход триггера 24 через элемент И 27 подключены ко второму триггеру 16.Запоминающее устройство с самоконтро. и м работает следующим образом.В случае появления в слове двойной ошибки от дешифтатора 3 поступает сигнал, который устанавливает триггер 4 в единичное состояние, и одновременно записывается в дополнительный регистр 13 накопителя. Изменение уровня...

Номер патента: 651343

Опубликовано: 05.03.1979

Авторы: Жабин, Корнейчук, Меженый, Оснач, Скорик, Тарасенко

МПК: G06F 7/50

Метки: сумматор, фазо-импульсный

...сигнал, который через элементИЛИ 10 поступит на шину сигнала переноса 3651343чен к выходной шине фазо-импульсногосумматора, выходы переноса сдвигателя имногоразрядного двоичного накапливающего сумматора подключены ко входам третьего элемента ИЛИ, выход которого подключен к шине переноса в старший разряд.Сущность изобретения поясняется чертежом, где изображена функциональная схема фазо-импульсного сумматора,Фазо-импульсный сумматор содержитмногоразрядный двоичный накапливающийсумматор 1, вход младшего разряда которого соединен с шиной сдвига переноса изпредыдущего разряда. К информационнымвходам двоичного сумматора 1 подключенвыходами сдвигатель 2, вход сдвига и входразрешения передачи информации без сдвига которого соединены...

Номер патента: 651339

Опубликовано: 05.03.1979

Авторы: Дудков, Корнейчук, Меженый, Мишинский, Тарасенко

МПК: G06F 7/02

Метки: максимального, числа

...выделяет минимальноечисло из группы чисел. При определении ри минимального числа устройство работает а. о"аъаМогично.о- В известном устройстве информация представлена число-импульсным кодом и поступает последовательно число за числом. В о- предложенном устройстве анализ числа прос- изводится одновременно над всеми числами, е и время определения максимального числа ы. в этом устройстве зависит только от разту- рядности чисел. Формула изобретения 20 40 3Устройство" содержит и. каналов аналза 1. - 1, каждый из которых состойтэлементов И 2, элемента задержки 3, элмента ИЛИ 4, триггеров 5, многовходовыэлемент . ИЛИ 6, входные информационньшины 71 - 7 и шину управления 8, -.Устройство работает следующим обрзом.Работа устройства...

Номер патента: 649039

Опубликовано: 25.02.1979

Авторы: Волков, Городний, Корнейчук, Миргородская

МПК: G11C 17/00

Метки: запоминающее, постоянное

...в числовом блоке 2, азначения инверсных кодов, за исключением старших разрядов, записываютсяв регистрах инверсных кодов б.На практике при изготовлении матрицы числового блока 2 возникаютдефекты, которые могут совпадать сзаписываемой информацией (нулевойотказ или иметь разные направления с записываемым битом (единичный отказ). Нулевые отказыне оказывают влияния, но для маскирования единичных отказовнеобходимо проинвертировать значениясоответствующих разрядов записываемой информации. Например, если необходимо записать столбец с кодом1110101, и в месте записи первогои второго разрядов в матрице числового блока 2 есть соответственноединичный и нулевойф отказы,то необходимо выбрать такой инверсный код, при котором инвертируется1-ый...

Номер патента: 649034

Опубликовано: 25.02.1979

Авторы: Волков, Городний, Корнейчук, Солодкая, Сосновчик

МПК: G11C 7/00

Метки: блоков, выборки, информации, памяти

...кода, и при записи очередного числа возбуждается соответствуюгцийвыход дешифратора, подключенного к единичным входам регистра результата опроса на 2" разрядов и в соответствующем разряде регистра результата опроса записывается единица. Упорядочение по возрастаниюмассивов информации в данном случае осушествляется в пределах от 0 до 2 - 1. Вэтом режиме счетчик последовательно формирует все числа от 0 до 2 - 1, т. е. изисходного состояния переходит в каждоепоследующее при прибавлении единицы насоответствующем входе,- что позволяет сформировать все числа от 0 до 2 - 1, Возбужденный выход дешифратора в соответствиис содержимым счетчика в каждом состоянии инициирует появление сигнала на выходе одного из элементов 4,так как на первый вход...

Номер патента: 647684

Опубликовано: 15.02.1979

Авторы: Жабин, Кобзарь, Корнейчук, Пономаренко, Рахлин, Савченко, Тарасенко, Торошанко

МПК: G06F 7/38

Метки: извлечения, квадратного, корня

...шине7 появляется единичный сигнал, который проходит на цепи сдвига вправо на один разряд регистров 1, 7 и 8, В освободившийся старший разряд регистрачерез элемент И 4 записывается цифра, полученная на выходе суммы сумматора 2 (это возможно ввиду отсутствия единичного сигнала на шине 18 и, следовательно, наличия его на выходе элемента НЕ0). В старший разряд регистра 7 записывается цифра, бывшая в младшем разряде 5 этого регистра в предыдущем такте. Еслидвумя тактами ранее в младшем разряде регистра 7 находилась единица, то формирователь 6 формирует единичный сигнал на шине 15, Если в этом же такте триггер 3 находится в. нулевом состоянии, то на выходе элемента И 5 и элемента ИЛИ 9 появляется единичный сигнал и в следующем такте в...

Номер патента: 646330

Опубликовано: 05.02.1979

Авторы: Жабин, Корнейчук, Сидоренко, Тарасенко

МПК: G06F 7/38

Метки: вычисления, функции

...входсчетчика подкпючены к инверсному выходу блока суммирования, входы двухмладших разрядов регистров первого ивторого операндов, входы двух младших разрядов, первый и второй управпяюшие входы первого и второго коммутаторов подкпючеиы к первому и второму входам регистров соответственно первого и второго операндов, первый тактируюший вход устройства соединен стретьими управпяюшими входами первого и второго коммутаторов и через эпемент ИЛИ - с первыми управпяюшимивходами третьего коммутатора и регистра остатка, прямой и инверсный выходы старшего разряда которого подключены ко второму управпяюшему входу и входам двух младших разрядов третьего коммутатора .и, соответственно,5 646330авертой группы блока суммирования 1,не связанные с выходами...

Номер патента: 645208

Опубликовано: 30.01.1979

Авторы: Аль-Укейли, Волков, Городний, Корнейчук, Шведов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...кода с выхода блока управления 8 код адреса поступает на входы адресного блока 2 и с выходов разрядного блока 3 накопителя 1 считанный код поступаетна входы регистра слова 5, где записывается по сигналу Прием кода с блока 8.Считанный код поступает на входы блока контроля б, который обнаруживает отказы кратности, 1, 2, 3, 1+1, При этом для каждой кратности отказа блок контроля 6 имеет отдельный выход.В случае когда нет отказов, т. е. на всех выходах блока контроля б имеются сигналы, равные логическим нулям, то блок управления 8 формирует сигнал, по которому элементы И 7 открываются, и код считанного слова поступает на выходы устройства.В случае, когда в коде слова есть отказ -й кратности, где 1у, то на выходах блока контроля 6,...

Номер патента: 643953

Опубликовано: 25.01.1979

Авторы: Аврамова, Балыкин, Желязкова, Корнейчук, Кутас, Тодоров

МПК: G09B 7/02

Метки: знаний, обучения, учащихся

...с помощью блока 6.В блоке памяти 3 выделены фиксированные ячейки для хранения оценки результата контроля знаний и для хранения начального адреса списка дисциплин. Кроме того, в блоке памяти 3 находятся правильные ответы на вопросы, на которые должен отвечать обучаемый.С помощью блока 23 производится формирование и анализ информации, считываемой из блока памяти 3. В устройстве принята байтовая организация информации. В каждом байте выделен маркерный разряд для указания конца записи. Анализируются маркерные разряды двух соседних байтов с помощью блока 14. Если комбинация маркерных разрядов 00, то осуществляется считывание и индикация информации; комбинация 01 означает конец наименования, при этом формируется номер следующего элемента...

Номер патента: 642706

Опубликовано: 15.01.1979

Авторы: Жабин, Корнейчук, Тарасенко, Щербина

МПК: G06F 7/38

Метки: вычисления, квадратного, корня

...которая выдается на выходные шины 16 и поступает на управляющие входы коммутатора 7 и сдвигателя 8. Сформи 1+1 рованная цифра результата - имеет вес 2 .,т.е. задержка появления на выходе старшей пифры результата составляет один пнкл. При этом числа на входе и выхода устройства представлены в избыточном двоичном коде, где цифры принн. мают значения из множества О, 1, 2 (посколь. ку нензбьпочная двоичная система счисления яв. ляется частным случаем выше указанной,то на вход устройства могут поступать н числа в чеиэ. быточном коде) .Если цифра результата равна двум, то коммутатор 7 подключает ко входам регистра 2 выходы сумматора 14, а сдвигатель 8 осуществляет сдвиг влево на один разряд числа, поступающего на его вход.Если цифра...

Номер патента: 641499

Опубликовано: 05.01.1979

Авторы: Вълков, Городний, Корнейчук, Сосновчик

МПК: G11C 17/00

Метки: запоминающее, постоянное

...в тех местах, где необходимо записать логическую 1.Устройство но фиг, 1 работает следующим образом.При возбуждении одной из адресных шин дешифратора 1 иа выходе накопителя 3 получается трансформированный код чис о ла, соответствующего данному адресу, который поступает на входы блоха инвертирования чисел 7, В блоке 7 иивертируются . те разряды, которые принадлежат столбцам, хранящимся в обратном коде в накопителе 3, Полученный код с выходов блока 7 инвертируется в блоке 10, если значение на выходе управляющего элемента 5 после прохождения через блок 7 равно логической 1, или не иивертируется, если эначение на выходе управлякщего элемента 5 равно логическому О.Значения дополнительных разрядов по столбцам хранятся в узле управления 9 (коды...

Номер патента: 641447

Опубликовано: 05.01.1979

Авторы: Жабин, Корнейчук, Тарасенко, Щербина

МПК: G06F 7/38

Метки: арифметическое

...блока управления 1 переписывается на регистр 9,Во втором такте -Го цикла на кяж -дую ),-ю входную шину 13 поступает очередная цифра операнда т; . Аналогично первому тахту цифры операндов У дозаписываются в регистры 2 операндов У и управлчют выдачей кода из регистров 1 операндов Хе из сумматор б, Блок управления 11работает так как и и первом такте.В третьем такте 1-го цикла на вход каждой 1.ой шины 14 поступает очередная циф. ра операнда Х;. Если эта цифра равна единице, то коммутатор 3, подключает ко входам сумматора 6 выходы регистра результата 4, из которого выдается инверсный код. Работа блока управления 11 такая же как в первом и втором тактах.В четвертом такте блок управления 11 выдает сигнал на коммутаторы 3, которые...

Номер патента: 640355

Опубликовано: 30.12.1978

Авторы: Корнейчук, Кутас, Тодоров, Тодорова

МПК: G09B 7/07

Метки: обучения

...2 состоят из связанных соответствующим образом узла поиска информации, узла памяти, узла ввода ответов, узлаконтроля знаний, узла индикации учебнойинформации, вопросов, ответов и разъяснений.Устройство для обучения работает следующим образом.Вся учебная информация по изучаемымдисциплинам, а также контрольные вопросы, правильные ответы и разъяснения к нимхранятся в блоке памяти 1 и по запросу излюбого пульта 2 учащегося может предоставляться обучаемому.Каждый пульт 2 может находиться в одном из следующих состояний:1) пульт ожидает обслуживания, т. е.учащийся требует доступа к блоку памяти 1;2) запроса на обслуживание с пультанет, или пульт не работает.В соответствии с этим триггер состоянияв блоке 6 анализа состояний пульта...

Номер патента: 640292

Опубликовано: 30.12.1978

Авторы: Жабин, Корнейчук, Тарасенко

МПК: G06F 7/39

Метки: умножения

...1 в регистр 4 и прием кода регистра 3 в сумматор 2, В сумматоре 2 происходит суммирование кода этого сумматора с кодами регистров 3 и 4. По третьему управляющему сигналу осуществляется правый сдвиг содержимого регистра 1 и левый сдвиг содержимого сумматора 2,В сумматоре 2 сдвиг осуществляется следующим образом. Код -го разряда (= =1, 2, и+2) переписывается в +1 разряд, В 1-й и и+4-й разряды переписывается код и+5-го разряда, а и+5-й разряд не изменяют своего состояния. Одновременно со сдвигом по третьему управляющему сигналу в выходные триггеры 18 переписывается код трех старшпх разрядов сумматора 2 (одновременный сдвиг и выдача кода старших разрядов сумматора 2 возможны, так как сумматор является сдвигающим, а следовательно, кажчый...

Номер патента: 639023

Опубликовано: 25.12.1978

Авторы: Бондарчук, Гаенко, Городний, Корнейчук, Покаржевский, Ткаченко, Торошанко

МПК: G11C 29/00

Метки: запоминающее

...соединен с регистром 11 слова (РС),который связан с сумматорами попод,ф 1) 2512 и с сумматорами повод (Е 2) 13.Выходы регистра 11 подключены к шине14 "выход информационного слова", авходы - к элементам ИЛИ 15 на который через шину 16 вход информацион- ЗОного слова" подается информация, В регистре слова 11 есть контрольные разряды групповой четности (КРГЧ) и контрольные разряды веточкой четности(КРВЧ)Выходы КРВЧ,КРГЧ 2 1 12 35и 2;2 13 соединены с блоком 17 сравнения контрольных разрядов (БСКР). Запоминающее устройство работает следующим образом.В режиме записи на вход 16 4 о поступает информационноеслово,которое проходит через элементы ИЛИ 15 и записывается в информационных разрядах реРгистра слова 11. Информационные разряды регистра...

Номер патента: 638959

Опубликовано: 25.12.1978

Авторы: Баня, Жабин, Корнейчук, Макаров, Тарасенко

МПК: G06F 7/385

Метки: алгебраического, сложения, чисел

...ИЛИ 8,В качестве сумматора 1 может бытьиспользован четырехразрядный комбинационный сумматор,Выходной регистр 2 может быть построен по схеме сдвигавшего регистра,Прием кода в выходной регистр 2 изсумматора производится с задержкой,которая определяется внутренним строением триггеров, из которых построенВыходной регистр 2 (триггеры с внутренней задержкой).Предлагаемое устройство работает слеДующим ОбРазом, В начальном состоянии выходной регистр 2 установлен в нулевое состояние.Алгебраическая сумма двух чисел вычисляется в (я 2 ) циклах каждый из которых состоит из 40 четырех тактов, где и - разрядность представления операндов.Иа управляющие входы 11, 12, 13 последовательно во,времени поступают управляющие сиГналы,К началу первого...

Номер патента: 637869

Опубликовано: 15.12.1978

Авторы: Аль-Укейли, Вълков, Городний, Корнейчук, Миргородская

МПК: G11C 17/00

Метки: запоминающее, постоянное, устройсство

...записываемого типа. Нулевые отказы в традиционных структурах ПЗУ не оказывак)т влияния, однако при наличии единичных отказов матрица бракуется, Для маскирования влияния единичных отказов необходимо проицвертировать значение записываемых в этих местах разрядов. Так как в предлагаемом устройстве есть возможность инвертировать ко-ды исходной информации по двум диагоналям, то можно маскировать отказы разного типа и тем самым использовать матрицы со значительными отказами. Исхолная инфор. мация преобразуется сначала с целью сок 2 О ращения числа элементов связи накопителя 2, потом исходя из возникших отказов использованной матрицы накопителя снова преобразуют информацию с целью маскирования возникающих отказов. В результате этих обработок...

Номер патента: 634274

Опубликовано: 25.11.1978

Авторы: Жабин, Корнейчук, Макаров, Тарасенко

МПК: G06F 7/385

Метки: сложения, чисел

...установки в нуль 30 триггеров 16, - 16. Ко вторым входам элементов )Л 19 - 19 и элементов запрета 20; - 20 подк; ючен управляюгций вход 22, а управляющий вход 24 подведен ко вторым входам элементов И 18 - А.Устройство работает следующим образом.В исходном состоянии в функциональных регистрах 1, 2 и в выходном регистре 6 записаны нули в каждом разряде. К началу каждого 1-го цикла работы на входы 9 - 9 поступают 1-е цифры операндов, представ ленных в избыточной двоичной системе счисления с цифрами 1 О, 1,2. Операнды, общее количество которых равно к, поступают в устройство, начиная со старших разрядов.Значение очередного разряда каждого 1-го 45операнда (1 = 1, 1) кодируется сигналами на входах 9 ге- и 9 . Цифре 2 соответствует...

Номер патента: 634269

Опубликовано: 25.11.1978

Авторы: Жабин, Корнейчук, Макаров, Тарасенко

МПК: G06F 17/10

Метки: функциональный, цифровой

...О, то (-й выход дешифрдторд не подключают ни к одному из элементов И,1 И 5,6.Устройство предназначено для воспроизведения функцийабсолютная величина мак/симального элементарного приращенияч,6 = 2 У, - У,.)и) ах которых не превышаетединицу в области определения. К такимфункциям относятся, например, ) = )пХ.У = созХ, У == згес(дХ, У == 1 п. (Х 1),У -ЧХ(Х -;-) и лр. Устройство работает слелующим образом. В исходном состоянии в млздп)ем разряде реверсивного счетчика 1 записана 1, а в остальных разрядахО, в кажлссм г-м цикле Воспроизведения нд Входы аргумента 13 и 14 поступает одна очередная цифра аргумента, начиная со старших разрядов, Ар гумент представлен в симметричной избыточной двоичной системе счисления с цифрами (1,0,г, Цифра 1...

Номер патента: 631919

Опубликовано: 05.11.1978

Авторы: Жабин, Корнейчук, Тарасенко, Щербина

МПК: G06F 7/39

Метки: кодом, п-разрядных, последовательным, представленных, умножения, чисел

...нули (цепи установки исходного состояния на чертеже не показаны). В каждом цикле на информационную шицу 8 поступает очередная цифра множителя, а на информационную шину 9 - очередная цифра множимого, причем множитель поступает на вход устройства младшими разрядами вперед, а множимое - старшими разрядами вперед, (Например, множитель .Е является результатом умножения, а мнсжимое - результатом деления или извлечения корня в других операционных блоках), В каждом цикле по управляющему сигналу, поступающему на шину управления 7, происходит сдвиг регистров 2 и 3. При сдвиге в младший разряд регистра 2 множимого и в старший разряд регистра 3 множителя заносятся очередные цифры. Одновременно с этим принимаемая щ цифра множителя управляет...

Номер патента: 630643

Опубликовано: 30.10.1978

Авторы: Вешняков, Зуб, Корнейчук, Семенови, Сидоренко

МПК: G11C 19/00

Метки: буферного, запоминающего, регистр, сдвиговый, управляющий, устройства

...сдвиговоео управляющего регист,ра наказана на чертеже.Она содержит статические триггеры 1 ипервые 2, вторые д, третьи 4 элементы И, подключенные к шннам б и б управления сдвигом.Работа регистра основана на лрнвцпде:лерзое записанное слово считьввается,пер- ЗО вым, при записи данных в буферное залооставитель Ю, Ушаков кред С. Аитипе Редактор И. Грузо орректор И. Симкина аказ 736/1166 Изд, ца 675 Тираж 692 НПО Государственного комитета СССР по делам изобретений и Москва, Ж, Раушская наб., д, 4/5 Подписткрытий ип, Харьк, фил. пред. Пате мднающее успройспво (ЗУ),в первый разряд региспра заносится маркерная единица и цродв 1 пгается до такого разряда, оледующий за,которьим уже содержит ма 1 ркерную едиюицу, далынейшее продвижение...

Номер патента: 628491

Опубликовано: 15.10.1978

Авторы: Бойчев, Корнейчук, Сухдорж, Тарасенко

МПК: G06F 15/34

Метки: вычислитель, косинуса, синуса, функций

...импульсов на счетный вход старших 77/2 разрядов регистра аргумента 1поступают тактовые импульсы. При этомсодержащееся в э тих р азрядах число счи ты 30вается с периодом Т до тех пор, покаоно не станет равным нулю. При этом через элементы ИЛИ 12 в блок управления3 поступает сигнал, удерживающий триггер 13 в единичном состоянии. Благодаря35этому импульсы от генератора тактовыхимпульсов 2 проходят через элемент И 14к блоку 4. Как только содержимое вычитающего счетчика (число, содержащееся в40старших разрядах регистра 1) станет равным нулю через элемент ИЛИ-НЕ. 11 поступит сигнал, под действием которого триггер 13 переключится в нулевое состояние,вследствие чего прекратится подача сиг 45налов от генератора 2 к блоку 4, Такимобразом, с...

Номер патента: 627543

Опубликовано: 05.10.1978

Авторы: Вълков, Гордодний, Дичка, Корнейчук

МПК: G11C 17/00

Метки: запоминающее, постоянное

...записываются в элементы связи накопителя 2.На практике в матрице накопителя 2 после изготовления существуют отказы, котэрые могут быть типа ГЕНЕРАТОР 0 (" нулевой дефект) или ГЕНЕРАТОР 1 ( "единичный" дефект) . "Нулевой" дефект имеет место в том случае, если направление возникшего дефекта и направление записываемой инфэрмации сэвпадвют (т.е. имеем дефекты ГЕНЕРАТОР 1, и записывается 1), и единичный дефект при разных направлениях отказа и записываемого бита. В случае, если в местах, где необходимо записать разряды данной группы для бэльшинст 4 Гф ва чисел возникла комбинация нулевых и еди 50 ничных" дефектов, можно осуществить такую коммутацию в блоке 3 коррекции, чтобы эти дефекты "замаскировались", Это имеет место при групповых отказах...

Номер патента: 627542

Опубликовано: 05.10.1978

Авторы: Жабин, Корнейчук, Меженый, Оснач, Скорик, Тарасенко

МПК: G11C 17/00

Метки: запоминающее, постоянное, представлением, фазо-импульсным, чисел

...нулевыевходы М числового и адресного сдвигакших регистров 1,2 подается сигнал сброса, При атом оба регистра устанавливвют 30ся в нуль, а триггер 5 переключаетсяв единичное состояние, С началом опорного периода через алемент И 3 на входг цепи сдвига ацресного регистра 2постуцвют тактовые импульсы, В течение этого же опорного периода по шинеА на информационный вход Д адресногорегистра 2 поступает единичный сигналс фазой, соответствующей адресу считываемого сигнала. В дальнейцем этот40единичный сигнал с первого разрядаадресного рег истра 2 сдвигается тактовыми импульсами в сторону старшихразрядов и в конце опорного периодафиксируется в г 1--этом разряде, .45Перед началом следуюцего опорного периода по шине Ко на нулевойОвход % -триггера 5...

Номер патента: 625248

Опубликовано: 25.09.1978

Авторы: Вълков, Городний, Корнейчук, Тарасенко

МПК: G11C 17/00

Метки: запоминающее, постоянное

...8 и регистр результата 9. Выходырегистра кода функции 1 через дешифратор адреса 2 подключены к входам накопителя 3. Выходы старших (и -ых) разрядов регистров операндов 4, 5 , 6подключены к входам дополнительных дешифраторов 7, выходы ( Г) - 21)-ых разрядов регистров операндов 4, 5 т 6подключены к входам следующего дополнительного дешифратора, Выходы каждогодополнительного дешифратора подсоединены к первым входам элемента И-ИЛИ 8,к вторым входам которого подключены выходы накопителя 3. Выходы элементовфункций перспективно, так как не требуется составление, и минимизация логическихуравнений функций,Постоянное запоминающее устройство для хранения логических функций, содержащее регистр кода функции, соединенный через дешифратор с...

Номер патента: 622086

Опубликовано: 30.08.1978

Авторы: Городний, Карый, Корнейчук, Марковский, Севериновский

МПК: G06F 11/08

Метки: кодирования

...устройства и считывается по входу 5 на регистр 4 прямого кода, На выходах схемы 6 сравнения сигнал 1 появляется в тех разрядах, в которых отсутствует совпадение кода ишрормационного регистра 1 и регистра 4. Таким образом, сигнал 1 формируется на выходе элемента ИЛИ 7 в случае наличия искажающего слово отказа ячейки. Если искажающий слово отказ имеет место, в определенный разряд контрольного регистра 8 записывается 1 и разрешающий сигнал подается на элементы И 9, В результате информационное слово инвертируется элементами НЕ 13 и поступает на выход 14 устройства и на блок 15 сумматоров по модулю два, где инверсный код слова, неискаженный отказами ячейки, кодируется в соответствии с кодом Хамминга, и контрольное слово записывается в...

Номер патента: 619966

Опубликовано: 15.08.1978

Авторы: Корнейчук, Небукин, Слипченко, Ульрих

МПК: G11C 29/00

Метки: запоминающее, резервированное

...позицию в регистре26, т. е, в те разряды, которые явпяются резервными дпя данной ячейки блока памяти 7. После этого производится55запись слова иэ регистра 11 в ячейкубпока памяти 7 по адресу, записанномув регистре 6, и запись спова иэ регистра 26 в ячейку блока памяти 10 по ад-6 С ресу, записанному в регистре 9.Чтение слова из исправной ячейки.На выходе блока 12 присутствуетПсигнал О. Считанное на регистр 11 сповозаписывается через группу элементовИЛИ 13 в бпок 14. Сигнап ошибки навыходе блока 14 отсутствует, и словопередается в регистр 20.Чтение снова из отказавшей ячейки.При этом возможно два случая:а. Резервные разряды данной ячейки еще не испопьзованы, так как отказв этой ячейке до сих пор не был обнаружен. На выходе блока 12...

Номер патента: 618799

Опубликовано: 05.08.1978

Авторы: Бандуровская, Городний, Корнейчук, Сосновчик

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...функционирований накопителя 4. При, этом блок 9 выдает сигнал на блок управления 10, по кото Ьому переключается накопитель 4 на ре жим снижаемой емкости.В начальном состоянии при нолндй емкости накопителя 4 блок управления 1 О хранит код ф 10 ф. По сигналу с блока 9 суюеируется 1" а содержимым бло управления 11, который подключает определенное число адресных входов 23 к постоянному потенциалу, начиная с младых разрядов. Например, число адресов может быть снижено в два раза следующим образом,йреобразователь к те блоков в режиме .у ти и обращении к сок выбирает содержимое мя последовательными щими в младших разряд и 1 ф при адресаци ость накопителя 8, хранящ ыборки при записи и при с определяется сокращенным ячеек в накопителе 8, хра...

Номер патента: 618737

Опубликовано: 05.08.1978

Авторы: Жабин, Корнейчук, Тарасенко, Щербина

МПК: G06F 5/02

Метки: двоичного, избыточного, код, кода, основанием, преобразования, смешанным

...на первой входной шине означает, что принимаемая цифра равна 1, наличие сигнала на второйвходнай шине, что прини 1 аемая цифра равна Т, нулю соответствует отсутствие сигналов на обеих входных шинах. В каждом цикле вычеспения блок управлейия 10 вырабатывает последовательность иэ четырех управляюпих сигналов Т 1, Т 2, ТЗ, Т 4 (номер сигнала соответствует нок,ру выхода блока управления 10), По сигналу Т 1 осуществляется сдвиг влево наторин разряд содержимого регистров 1. Сип- д нал Т 2 поступает на входы элементов И 7-9 и разрешает прием очередно . цифры преобразуемого чсла, который заключается в том, что в первый регистр 1 прибавляется или вычитается единица. Причем если в пер. вом цикле принимается цифра равна 1, то она прибавляется...