Сдвиговый управляющий регистр для буферного запоминающего устройства

ттатен. нс;.: ;с, бдоцио е. ;. ь,;, д, О П И С А Н И Е 630643ИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(23) Прорпт ио делам иэабретений и открытий(71) Заявцтел ВИГОВЫЙ УПРАВЛЯЮЩИЙ РЕГИСТРРНОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВ(54)Я БУ Изоаретение относится к вычислительной техничкев частности к запоаппнающим устройствам, где сдвиговый управляющцй регистр может быть составной частью оуферного запоминающего устройства последовательного действия, основным назначением которого являются обор н,передача высокоскоростной ннформ ации, совмещенне цифровых устройств с различной пропускной способностью и т. д.Известны сдзиговые регислры, содержащие последовательно соединенные триггеры, выходы которых,подключены,к входам элементов И, а тактовые,входы и входы устаночвки и сброса - к соответстзующиот щинам управления 1.Наиоодее бллзким техническим решением к нзобретению,является сдвиговый лправляющий регистр для буферного запоминающего устройства, содержащий,в каждом разряде триггер и элемент И, выход которого соединен с соответствующим,выходом региспра, а тактовый, вход - с соответствующей шиной двухфазното упразления 2. Такой регистр совместно с другими функциональньими узлами составляет управляющую часть буферного заломинающего устройства,К недостаткам таних сдвиговых репистров относятся высокая сложность ори построении устроцс пз упразленця ц распределителей и опранпчвнные фчнкцчональные возмоипостц, так как не обеспечивается одновременность счцтьивания ст записи в буферное запомцнающее устройство.Цель цзобретення упрощение устройстза.Поставленная цель достигается тем, что,в сдвцговый упразляющий регист 1 р введены в каждыц разряд,второй н третий элементы И, тактовые зходы которых соедсиечы с соот 1 ветс пвующими шннами упразлснпя сдзнгом, выход первого элемента И даичого разряда соединен с входом сброса триггера данного разряда и с входом установк:т триггера последующего разряда, информационные входы первого элемента И через зторой и третий элементы И,подключены соотзетспзенно к прямому выходу триггера 20 даэного разряда ц к инверсному выходутриггера, последующего разряда.Схема сдвиговоео управляющего регист,ра наказана на чертеже.Она содержит статические триггеры 1 ипервые 2, вторые д, третьи 4 элементы И, подключенные к шннам б и б управления сдвигом.Работа регистра основана на лрнвцпде:лерзое записанное слово считьввается,пер- ЗО вым, при записи данных в буферное залооставитель Ю, Ушаков кред С. Аитипе Редактор И. Грузо орректор И. Симкина аказ 736/1166 Изд, ца 675 Тираж 692 НПО Государственного комитета СССР по делам изобретений и Москва, Ж, Раушская наб., д, 4/5 Подписткрытий ип, Харьк, фил. пред. Пате мднающее успройспво (ЗУ),в первый разряд региспра заносится маркерная единица и цродв 1 пгается до такого разряда, оледующий за,которьим уже содержит ма 1 ркерную едиюицу, далынейшее продвижение блокируется сигналом 1 с инверснюго выхода тр 11 ги ера последующего 1 разряда.Залисываются маркерные единицы по второму тактовому импульсу, а по первому тактовому импульсу 1 реализуется совпадение сигналов на входах первого элемента И. Считывание,даиных 1 со 1 провождается сигналом на входе считывания,в мамент второго тактаваго импульса, который переводит ъриггер лоследнего разряда,региспра в лулевое состояние, а очередной первый так- товыЙ импульс последовательио осуществляет сдав,иг ,мар,керных единиц по регистру с пробелом:в одии такт и более.В данном регистре возможно одновре 1 менное вспречное движен 1 ие маркерных кимволав, чем достигается о 1 дновременность считывания и за,пиаи данных в буфереле ЗУ,По)вышение быстродейспвия еще более воэможно при лодклвчении тактовых входов второго и третьего элементов И и первого элемента И данного разряда соответствевно к пер,вой и второй шинам управле:ния сигналом, а последующего 1 разряда соответспвенно к втсрой и пЕрвой шинам уп.равления сдвигам, так как в этосом случае уплотняются сипиалы аа выходах сдвигового управляющего региспра. Форм ул а сизо бр етения Сдвиговый управляющий .реписпр длябуферного запоиина 1 ощего устройспва, со держащий,в асаждам разряде триггер и .".о -н.ый элемент И, выход которого соединен с соответствующиы гвыходом регистра, а тактовый вход - ,с саопветспвующей шинной управления сдвигам, о т л и ч а ю щ и й с я 10, тем, что, с целью упрощения реписпра, с;содериит в,каждом резряде второй и претий элементы И, тактовые:входы которых соединены с соответствующимищинами упрзвления сдаигамвыход перваго,элемента 15 И даниого разряда,соединен с входом сороса тря 1 ггера даиного разряда и с,входом установки триггера .последующего разряда, янформационные входы перваго элемента И через,второй и третий элементы И под ключены саопветспвенно к прямому:выходу триггера данного разряда и к инверсному выходу приггера лоследующего раз,ряда. 25 Источниюи анфариациипринятые во вннмание:при эиспер пизе: 1. Букреев И, Н.,и др. Микроэлекпранные схемы цифровых успройств, М., 1975, 30 с. 189, 262,2. Автарокое свидетельспво СССР450233 кл. б 11 С 19/00, 1974.