Устройство для сложения чисел

634274 Союз Советских Социалистических РеслублнкОП ИСАНИЕИЗОБРЕТЕН ИяК АВТОРСХОМУ СВИДВТЕДЬС 78 У(22) Заявлено 18,03.76 (21) 2336381/18-24с присоединением заявки 1 5 сударстееннии комитетавета Министров СССРоо делам изобретенийн открытий риоритет(088,8) (45) Дата опубликован я описания 23,И,78 1 и 2) Авторы изобретения В И Бабин, В, И, Корнейчук, В, В. Макаров и В. П, Тарасенко иевский ордена Ленина политехнический институт им, 50-летия Великой Октябрьской социалистической революции(71) Заивител УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ ЧИСЕ Изобретение относится к области вычислительной техники и может быть применено в цифровых вычислительных машинах и устройствах, построенных на основе больших интегральных схем.Известны устройства сложения 1, опе рирующие с числами, представленныви в позиционной системе счисления. Однако с помощью таких устройств нельзя совмещать во времени процесс поразрядного ввода слагаемых со старших разрядов с процессом формирования цифр результата. Это приводит к увеличению времени получения кода результата при последовательном поступлении очередных разрядов слагаемых, особенно если период их поступления ограничен внешними по отношению к устройству факторами (например, быстродействием источников информации).Наиболее близким техническим решением к настоящему является устройство для сложения чисел, содержащее элементы И, выходной регистр, сумматор, выходы млад ших разрядов которого подключены ко входам выходного регистра, выходы которого подключены к соответствуюшим входам сумматора, выходы двух старших разрядов которого соединень с выходными шинами устройства через элементы И, другие входы которых подключены к первой управляющей ши не устройства 12. Зто устройство позволяет совмещать во времени процессы поразрядного ввода о 1:ерандов и формирования результата, однако при одновременном сложении 1 еск 0,1 ькх:1 сел Оысродействие этОГО устройот 1 а с ВСЛИЬО.ЦегьО настоящего изобретения является увел 1 че 111 е быстродсйствия.Поставген 1 ая цель достигается тем, что устройство содержит шифраторы, выходы которых подключены к соответствуюшим входа сумматора. ц функциональные регистры, выходы которых подключены ко входам соответствуО 1 ц 1 х п 1 пфраторов, входы функциональных регистров соединены с соответствующими информацонными шинами устройства, а управляющие входы функциональных рсгстрой подключены ко второй и третьей управляющим шинам устройства, четвсрт 111 у 1 равляюшая шина устройства соединена с управляюпгпм входом выходного репстра, причем функциональные регистрь содержат элементы запрета, элементы И, элементы 11,1 И и тр 1 гор, причем -е ин634274 3формационные входы ( = 1, , Ц функциональных регистров через )-е элементы И первой группы подключены ко входа л установки в единице-х триггерое и через элементы запрета - ко входам установки в нуль )-х триггеров, а вторые входы всех элементов запрета и элементов И первой группы подключены к первому управляющему входу функционального регистра, второй управляющий вход которого подключен к первым входам каждого 1-го элемента И второй группы, выходы которых через )-е элементы ИЛИ подключены к тактиру.ошим входам ) -х триггеров и через- 1)-е элементы ИЛИ - к тактирующим входам (1 - 1)-х триггеров, едичичные выходы которых подключены к информационным входам ) х триггеров, единичные выходы которых соединены с первыми входами 1-х элемечтов И третьей группы, выходы которых являются выходами 1-х разрядов функционального регистра, а вторые входы )-х элементов И третьей группы соединены с нулевыми выходами ) - 1)х триггеров и со вторыми входами - )-х элементов И второй группы.Иа фиг. 1 изображена структурная схема устройства для сложения чисел; на фиг. 2 - схема функционального регистра.Устройство содержит функциональнье ре гистры 1, 2, шифраторы 3, 4, сумматор 5 и выходной регистр 6. Выходы функциональных регистров 1, 2 подключены состветственно ко входам шифраторов 3, 4. Ко входам разрядов сумматора 5, имеющим вес 2", подключены выходы разоядов шифратора 3 к выходного регистра 6, имеющие вес 2, и выходы разрядов шифратора 4 с весом 2. Выходы младших разрядов сумматора 5 подключены ко входам выходного регистра 6. В состав устройства также входят элементы И 7, 8, информационные входы 9 - 9, (ф = 1 количество слагаемых), управляющие входы О - : 11,12, выходы 13, 4, управляющий вход 15, первые входы элементов И 7, 8 связаны с выходами двух старших разрядов сумматора 5, Информационные входы 9, 9 9;9 подключены ко входам функционального регистра 1, а информационные входы 9 г, 9,9 подключены ко входам функционального регистра 2, Управляющий вход 10 связан с управляющим входом приема кода функциональных регистров 1, 2. Управляющий вход 11 подключен к управляющим входам сдвига кода функциональных регистров 1, 2. Вторые входы элементов И 7, 8 подключены к упоавляющему входу 12, а выходы элементов И 7, 8 соединены с выходами устройства 14, 13. Управляющий гол выходного регистра 6 соединен с управ, яюшгм входом 15. Выходной регистр 6 и су ма: р 5 содержат соответственно по 11 о; гп 42 + ой тдвоичных разрядов, а ф циональные регистры 1, 2 - по 1 = ф двоп ных разрядов. В состав каждого функционального регистра 41 и 2 входят (см. фиг. 2) триггеры 16 - 16 элементы ИЛИ 17 - 17, и элементы И 18 - 10, Триггеры 16 - 16, могут быть построены по схеме Р-триггеров с внутреннеи 5 задержкой. Тактирующие входы триггеров16 - 16., соединены с выходами элементов ИЛИ 17, - 17. Входы каждого элемента ИЛИ 17) 1) = 1, 1 - 1) соединены с выходами элементов И 18, и 18 н . Инверсные 10выходы триггеров 16 подключены к первым входам элементов И 18 а единичные выходы каждого триггера 16, подведены к информационным входам триггеров 16 1. Г 1 ричем информационный вход триггера 16 подключен к генератору логического нуля 1 нг пример, к земле), функциональные регистры содержат также элементы И 19 - 19, элементы запрета 20, - 20, элементы И 21, - 21.ь управляющий вход 22, информационные входы 23 - 23, управляющий вход 24 и выходы 25 - 25. Единичный выход триггера 16 подключен к выходу 25, а к остальным выходам 25 - 25 ., подключены соответственно выходы элементов И 21, - 21,. Один вход каждого элемента И 21, 1 = 1, 1 с - 1) подключен к нулевому 25 выходу триггера 16 а второй - к единичному выходу триггера 161, Информационные входы 23 - 23, соответственно через элементы И 19 - 19 к и элементы запрета 20 - 20 к подключены ко входам установки в единицу и ко входам установки в нуль 30 триггеров 16, - 16. Ко вторым входам элементов )Л 19 - 19 и элементов запрета 20; - 20 подк; ючен управляюгций вход 22, а управляющий вход 24 подведен ко вторым входам элементов И 18 - А.Устройство работает следующим образом.В исходном состоянии в функциональных регистрах 1, 2 и в выходном регистре 6 записаны нули в каждом разряде. К началу каждого 1-го цикла работы на входы 9 - 9 поступают 1-е цифры операндов, представ ленных в избыточной двоичной системе счисления с цифрами 1 О, 1,2. Операнды, общее количество которых равно к, поступают в устройство, начиная со старших разрядов.Значение очередного разряда каждого 1-го 45операнда (1 = 1, 1) кодируется сигналами на входах 9 ге- и 9 . Цифре 2 соответствует единичный сигнал на входах 9 и-, а цифре 1 - на входах 9 л. Отсутствие единичных сигналов на шинах 9 л. и 9 г соответствует цифре Г-го операнда, равной О.50В первом такте каждого 1-го цикла работы по управляющему сигналу, поступающему на управляющий вход 10, в функциональные регистры 1 и 2 заносится код, определяемый значениями сигналов, поступающих на 55 инфо рмационные входы 9 - 9. Если приэтом (см. фиг. 2) на вход 23 г функционального регистра поступит нулевой сигнал, то с выхода элемента запрета 20 единичный сигнал установит триггер 16 в О. Если на вход 23, посгупаег единичный сигнал, о с)выхода элемента И 19 единичный сигнал установит триггер 16 в 1, Затем на управляющий вход 11 поступает серия из 1 - 1- сигналов, осуществляющих сдвиг информации в функциональном регистре 1 и 2. Если в триггере 16 записана 1, то состояние триггеров 16;и 16, при поступлении сигнала на вход 24 не изменяется, так как элемент И 18 закрыт нулевым сигналом с выхода триггера 16, Если же в триггере 16, записана цифра О, то при поступлении сигнала на вход 24 срабать.вгет элемент И 18, так как на нулевом выходе триггера 16, в этом случае присутствует единичный сигнал. В результате этого через элемент ИЛИ 17; на тактирующий вход триггера 16; поступает единичный сигнал, ссуществля ющий перепись информации кз триггера 16 . в триггер 16,. После поступления 1 - 1 упраВляющих сигналоВ на ВхОд 11 В функциональных регистрах Оказывается сформированным код, все единицы в котором располагаются подряд в младших разряда.;. Например, если первоначально в функциональном регистре 1 или 2 был записан код 101100011, то после функционального сдвига будет получен код 000011111. На выходах функциональных регистров 1 и 2 образуется код, значение 1-го разряда которого равно единице, а значения остальных разрядов равны нулю, где ) - суммарное количество единиц, поступивших в регистры. Например, если в функциональном регистре 1 или 2 записан код 000011111, то на выходах 25 - 25 будет присутствовать код 000010000. Единичный сигнал с выхода каждого функционального регистра 1 и 2 выбирает )-о входную шину соответственно шифраторов 3 и ч, на выходах которых формируются двоичные коды чисел ). Например, для приведенного выше кода на Выходе функционального регистра ) = 5. Следовательно, на выходе соответствующего шифратора будет сформирован код 0101. В сумматоре 5 формируется кодА +2 А +2 Агде А - значение кода с выходов шифратора 4; А - значение кода с выходов шифратора 3; А, - значение кода, записанного в выходном регистре 6. По управляющему сигналу, поступающему на угравляющий вход 12, осуществляется Выдача информации с выходов двух старших разрядов сумматора 5 на выходы устройства 13 и 14 через элементы И 7 и 8. Наличие единичного сигнала на выходе 13 соответствует очередной цифре результата, равной 2, на Выходе 14 - цифре результата, равной 1, а отсутствие единичных сигналов на выходах 13 и 14 означает, что очередная цифра результата равна О. По управляющему сигналу, поступающему на управляющий вход 15, производится прием кода младших разрядов сумматора 5 на выходной регистр 6, На этом заканчивается один цикл вычисления. В каждом 1-м цикле на входы устройства поступа 5 1 О 15 20 25 30 35 40 ют очередные разря.;ы опеоандов с Весом 2" и форм ируется Очередной разряд результата, имсюшни вес 211 роцесс; оИо- Ывычисления заканчивается после получения требуемого числа разрядов Оезультата. Для получения всех значащих разрядов результата неооходимо Выполнизь и + 110 я 1 + циклов вь чксленкя.Время выполнения одного цикла вычисления определяется в основном длительностью выполнения одной микрооперации суммирования и 1 - 1 микроопераций сдвига. Таким образом, за счет Введения дополнительного состава аппаратуры увеличено быстродействие устройства прп одновременном сложении нескольких чисел. Устройство для сложения чисел, содержащее элементы И, выходной регистр, сумматор, выходы младших разрядов которого подключены ко входам выходного регистра, выходы которого подключены к соответствующим входам сумматора, выходы двух старшкх разрядов котопого соединены с выходнь;ми шинами устройства через элементы И, другие входы которых подключены к первой управляющей шчче устройства, отличающееся тем, что, с целью увеличения быстродействия при сложении ческольких чисел, оно содержит шифраторы, выходы которых подключены к соответствующим входам сумматора, и функциональные регистры, выходы которых подключены ко входам соответствующих шифраторов, входы функциональных регистров соединены с соответствующими информационными шинами устройства, а управляющие входы функциональных регистров подключены ко второй и третьей управляющим шинам устройства, четвертая управляющая шина устройства соединена с управляющим входом выходного регистра, причем функциональные регистры содержат элементы запрета, элементы И, элементы ИЛИ и триггерьн причем )-е информационные входы ( .1 = 1, , к) функциональных регистров через )-е элементы И первой группы подключены ко входам установки в единицу -х тра геров и через элементы запрета - ко входам установки в нуль 1-х триггеров, а вторые входы всех элементов запрета и элементов И первой группы подключены к первому управляющему входу функционального регкстра, второй управляющий вход котопсго подключен к первым входам каждого )-го элемечта И второй группы, выходы которь;х через )-е элемечты ИЛИ подключены к тактирующим входам 1-х триггеров и через- 1) -е элементы ИЛИ - и тактирующим входам- 1) -х триггеров, единичные выходы которых подключены к информационным Входам 1-х триггеров, единичные выходы которых соединены с пер634274 Фиг ставительед 0.,71 го Редактор А. СадомовЗаказ 6763147ЦНИИПИ Гос Тек Тир уда по 113035, М иал ППП ственного елам из сква, Ж Патент выми входами 1-х элементов И третьей группы, выходы которых являются выходами 1-х разрядов функционального регистра, а вторые входы 1-х элементов И третьей группы соединены с нулевыми выходами (1 - 1)-х триггеров и со вторыми входами (1 - 1)-х элементов И второй группы. Источники информации, принятые во внимание при экспертизе:1. Карцев М. А. Арифметика цифровыхмашин, М., Наука, 1969, с. 294, рис. 3 - 1.6 2. Заявка2104692/24, кл. Ст 06 Г 7/385,1975, по которой принято положительное решение о выдаче авторского свидетельства. В. Березкинвая Корректор С. ШекмаПодписноеСовета Министров СССРи открья ийкая нао., д. 4/5од, ул Проектная, 4 аж 784комитетабретений35, Раугвсг. Уигор