Постоянное запоминающее устройство с фазо-импульсным представлением чисел

) Заявлено 03,11,76 (21) 2417508/18-24 М. Кл 00 присоединением 3) Приоритет - 3) Опубликовано 45) Дата опублик явкиосудврственнь 1 н квинтетСовета Инннстров СССРов делам нзобретеннйн открытнй вания опис(72) Авторы изобретения Киевский ордена Ленина политехнический институтим, 50-летия Великой Октябрьской социалистической революции ел(54 ОЯННОЕ ЗАПОМИНАЮШЕЕ УСТРОЙСТВОАЗО-ИМПУЛЬСНЫМ ПРЕДСТАВЛЕНИЕМЧИСЕЛ Изобретение относится й технике, может быть фровых вычислительных ботающих в недвоичной ния с фазо-импульсны к вычислителприменено вустройствах, истеме счисз ядв адресного подключ ставле зряа в, вх слов од и поминающиешие в двоичключен к выходудресного сдвигаюх азго регистрко входамистра, двв Наиболее бстоянное за предлагаемомущее устройствоедстввлением чиместного управлесоединены соотсчитывания, сбротинаю с фазо-импульсным прсел, содержащее блокния, выходы котороговетственно с шинами 1 которых вых импульсов о ко вторымто а выходы - соответ входам адресного и ве ислового сдв са, адресной и тактовых,импулВсе известные устройства с тзапоминающие матрицы, усилит спроизведения, что усложняет их и понижает надежность,Цель изобретения - упрощение устройства и повышение его надежности,Поставленная цель достигается темто в устройство введены адресный и шине ничный сброса, выходы но к На ч ч ра сле м принформации,Известны постоянные звустройства (ПЗУ), работаюной системе счисления 1 и 78 Бюллетень37 (53) УДК 681.327.числовои сдвигвюшие регистры, первые входы которых подключены к шине сбр св, выход первого ра сдвигвюшего регистра входу последнего ра сдвигвющего регистр разряда которого под последнего разряда а щего регистра, все в рядов адресного сдви подключены соответст числового сдвигаюше элемента И, первые в подключены к шине т регистров, третьи входы которыхены соответственно к адреснойшине считывания, и триггер, едивход которого подключен к шинев нулевой - к шине считывания;триггера подключены соответст .о вторым входам элементов И,ертеже представлена структурнаяческая схема постоянного запо627542 20 минаюцгего устройства с фазо-импульсным представлением чисел,Устройство содержит блок местногоуправления (на чертеже не показан),числовой сдвигающий регистр 1 адресный сдвигающий регистр 2, элементыфФИ 3,4, триггер 5, К - шина считывания, А - адресная щйнв, К - шина1сброса, Т - шина тактовых импульсов,Опишем работу постоянного запоминающего устройства при прямом кодировании числовой информации и при г 1: Мгде Й - разрядность ПЗУ, а К - основание системы счисления.В это ПЗУ информация записывается15коммутацией выходов разряцов адресного сдвнгаюшего регистра 2 со входамисоответствующих разрядов числовогосдвигвюшего регистра 1, Для записичисла 1 ( 1 = 0,1,К) по адресу( =0,1., П -1) необходимовыход О--того разряда адресного сдвигающего регистра 2 подсоединить ко входу1Кого разряда числового сдвигаюшего25регистра 1, Для считывания информации из ПЗУ по шине Кс на ециничный вход Ь -триггера 5 и на нулевыевходы М числового и адресного сдвигакших регистров 1,2 подается сигнал сброса, При атом оба регистра устанавливвют 30ся в нуль, а триггер 5 переключаетсяв единичное состояние, С началом опорного периода через алемент И 3 на входг цепи сдвига ацресного регистра 2постуцвют тактовые импульсы, В течение этого же опорного периода по шинеА на информационный вход Д адресногорегистра 2 поступает единичный сигналс фазой, соответствующей адресу считываемого сигнала. В дальнейцем этот40единичный сигнал с первого разрядаадресного рег истра 2 сдвигается тактовыми импульсами в сторону старшихразрядов и в конце опорного периодафиксируется в г 1--этом разряде, .45Перед началом следуюцего опорного периода по шине Ко на нулевойОвход % -триггера 5 и на вход С (синхронизации) числового сдвигающегорегистра 1 поступает сигнал, который50переписывает единичный сигнал си -,") -того разряда адресного сдвигвющего регистра 2 на вход К-того разряда числового сдвигвющего регистра 155и переключает триггер 5 в нулевоесостояние, В атом случае через открывшийся алемент И 4 тактовые, импульсыпоступают на вход Г цепи сдвигачислового сдвигающего регистра 1 и60 сдвигают записанный.в него единичныйсигнал в сторону старших разрядов, Послепоступления тактового импульса с фазойединичньгй сигнал сдвигается в К -тыйразряд числового сдвигаюшего регистра1 и появляется на его выходе Р,Например, для записи числа 1 -"8по. адресу."-5 при И = К= 10 необходимо выход 5-го разряда адресногосдвигающего регистра 2 подсоединитько входу 2-го разряда числового сдвигвюшего регистра 1,Если же г 1 1 К или ОК, для сдвига единичного сигнала в регистре сменьшей разрядностью используетсяменьшее число тактовых импульсов,т,е, опорный период в этом случае короче, В предлагаемом ПЗУ можно хранитьодно многоразрядное число, представленное последовательным кодом, или Иодноразрядньгх К -ичньгх чисел.Использование адресного и числового сдвигвюших регистров для запоминания и считывания информации позволяетзначигельно упростить и повысить надежность устройства,формула изобретенияПостоянное запоминающее устройство с фазо-импульсным представлением чисел, содержащее блок местного управления, выходы которого соединены соответственно с шинами считывания, сброса, адресной и тактовых импульсов, о т л ич в ю щ е е с я тем, что, с целью его упрощения и повышения надежности, в него введены адресный и числовой сдвигаюшие регистры, первые входы которых подключены к шине сброса, выход первого разряда адресного сдвигающего регистра подключен ко входу последнего разряда числового сдвигвюшего регистра, вход первого разряда которого подключен к выходу последнего разряда адре ного сдвигвюшего регистра, все выходы других разрядов адресного сдвигающего регистра подключены соответственно ко входам числового сдвигвющего регистра, два элемента И, первые входы которых подключены к шине тактовых импульсов, а выходы - соответственно ко вторым входам адресного и числового сдвигаюших регистров, третьи входы которых подключены соответственно к адресной шине и шине считывания, и триггер, единичный вход которого поцключен к шине сброса, а нулевой - к шине считывания, выходы. триггера627542 подключены соответственно ко вторымвходам элементов И,Источники информации, принятые вовнимание при экспертизе; 61, Авторское свидетельство СССР М 461451, 11 С 17/00, 1973.2. Авторское свидетельство СССР Ио 344506, 611 С 17/00, 1971,Составитель И, Гуркина Редактор федотов Техред Е, Давидович Корректср Н. МельниченкоЗаказ 5634/50 Тираж 7 17 Подписное БИИИПИ Государственного комитета Совета Министров СССР по делам изобретений и отнрытий 113035, Москва, Ж, Раувская наб., а. 4/5 филиал ППП Патент", г, Ужгород, ул, Проектная, 4