Устройство для умножения п-разрядных чисел, представленных последовательным кодом

ОП ИСАНИЕИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистицеских республик) М 06 Р 7 м эаявкн М рнсоедн осударотеенный квинтетСовета Ннннетров СССРоо делам нэооретеннйн открытий(43) Опубли ко ДК 681. 325 (088. 8) о 05,11,78,Бюллетень М.41 нковання описания 28.09,78Дата опуб 72) Авторы . иэобрете В. И. Жабин, В, И. Корнейчук, В. П. Тарас екка:и.-А А:-Щерби а ВК 4 с ",.Киевский ордена Ленина политехнический итсЪееуМ им, 50-летиВеликой Октябрьской социалистической "ревойМцийЗаявитель) УСТРОЙСТВО УМНОЖЕНИЙ ДВОИЧНЫХ ЧИС ПРЕДСТАВЛЕННЫХ ПОСЛЕДОВАТЕЛЬНЫМ КОДОМтаит Изобретение относится к области вычислительной техники и может быть применено в цифровых вычислительных машинах, построенных на интегральных схемах,Известно устройство умножения двоичных чисел, представленных последовательным кодом, содержащее регистры, сумматор, логические элементы1.Недостаток известного устройства сосв низком быстродействии,Наиболее близким по технической сущности к изобретению является устройстводля умножения Д -разрядных чисел, представленных последовательным кодом 2,содержащее сумматор, д - Ц -разрядныйрегистр множимого, тт- Цразрядный регистр множителя, первый второй и третий элементы И, первые входы которыхсоединены с управляющей, шиной устройства. Второй вход первого элемента Исоединен с первой информационной шиной,а выход Э разрядными входами регистра множимого, вьаод-го(1 -1 -т 1-1)разряда которого соединен со входомП Ф 1) -го разряда сумматора. Второй вход третьего элемента И соединен со второй информационной шиной, а выходс разрядными входами регистра множителя; входы сдвига регистров множимого и множителя соединены с управляющей шиной устройства. Зто устройство также имеет низкое быстродействие.Дель изобретения - повышение быстродействия.Цель достигается благодаря тому, что сумматор дополнительно содержит тт -1 младших разрядов, второй и третий входы второго элемента И соединены соответственно с первой и второй информационными шинами, а выход - с И -м разрядом сумматора, Выход первого элемента И соединен с т -1 - м разрядом1регистра множителя; выход ( -го разряда которого соединен со входом т -го разряда сумматора; выход третьего элемента И соединен со входом 1-го разря. да регистра множимого. На чертеже изображена структурная хема устройства умножения двоичных чт+ 00110 1 01000 0 01000 0 01000 01101 0 О 11010 0 1 0 сел, представленных последовательным кодом.Устройство содержит 1 2 И - разрядный сумматор 1, (П -1)-разрядный регистр 2 множимого, (д -1)-разрядный регистр у 3 множителя, элементы И 4-6, управляю. шую шину 7, информационные шины 8,9,Устройство работает следующим образом.В исходном состоянии во всех разрядах сумматора 1 и .регистров 2 и 3 записаны нули (цепи установки исходного состояния на чертеже не показаны). В каждом цикле на информационную шицу 8 поступает очередная цифра множителя, а на информационную шину 9 - очередная цифра множимого, причем множитель поступает на вход устройства младшими разрядами вперед, а множимое - старшими разрядами вперед, (Например, множитель .Е является результатом умножения, а мнсжимое - результатом деления или извлечения корня в других операционных блоках), В каждом цикле по управляющему сигналу, поступающему на шину управления 7, происходит сдвиг регистров 2 и 3. При сдвиге в младший разряд регистра 2 множимого и в старший разряд регистра 3 множителя заносятся очередные цифры. Одновременно с этим принимаемая щ цифра множителя управляет выдачей кода регистра 2 множимого на сумматор 1, а цифра множимого управляет выдачей на сумматор 1 кода регистра 3 множителя. Формула изобретения Устройство умножения двоичныхчисел представленных последовательКроме того, если принимаемые цифры множимого и множителя равны единице, то единица поступает непосредственно на вход-го разряда сумматора 1. Так как регистры являются сдвиговыми, то они должны быть построены на триггерах с внутренней задержкой, а следовательно, процессы передачи кода на сумматор 1 и сдвига в регистрах 2 и 3 могут быть выполнены одновременно, Для получения правильного результата необходимо выполнять д циклов.Для значений множимого Аи множителя В - 101010, записанных в двоичном коде, процесс вычисления иллюстрируется таблицей, где ИС - исходное состояние. Как известно, для данного примера произведение равно С.Оценим быстродействие предлагаемого устройства, Из примера видно, что для получения результата понадобилось выполнить П циклов вычислений, Учитывая, что в каждом цикле сдвиг регистров и прием очередных цифр совмещен во времени с суммированием, получаем, что время вычислениями в данном устройстве определяется по формуле 1= ИЬ . Очевидно, что при этом предлагаемое устройство превосходит по быстродействию известное Сустройство в раз,Регистр 3 Сумматор 10100 + 00000 0 00000 0 01000 0 010004 Подписноеовета Министров ССоткрытийаушская наб., д. 4/5 Тираж осударствен по дел 13035, М44/48 аказ ого комитетам. изобретенийосква, М,нт", г. Ужгород, ул. Проектна иал ПП второй и третий элементы И, первые входы которых соединены с управляющей шиной устройства, второй вход первого элемента И соединен с первой информационной шиной, а выход - с разрядными вхо-дами регистра множимого, выход-го1 - И -1) разряда которого соединен со входом (ИФ 1)-го разряда сумматора, второй вход третьего элемента И соединен со второй информационной шиной, а 16 выход - с разрядными входами регистра множителя, входы сдвига регистров множимого и множителя соединены с управ, - ляющей шиной устройства, о т л и ч а.ющ е е с я тем, что, с целью повышения й быстродействия, сумматор дополнительно содержите -1 младших разрядов, второй 9 6и третий входы второго элемента И соединены соответственно с первой и второй информационными шинами, а выход - с-м разрядом сумматора, выход первого элемента И соединен с ( л -1) -м , разрядом регистра множителя, выход 1 - го разряда которого соединен со входом-го разряда сумматора, выход третьего элемента И соединен со входом 1-го разряда регистра множимого. Источники информации, принятые вовнимание при экспертизе;1, Карцев М. Л. Арифметика цифровыхмашин. фНаука, 1969, с. 459.2, Авторское свидетельство СССР451079, кл, С 00 Р 7/39, 1 974,