Постоянное запоминающее устройство

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Соаетских Социапистических Республик) Заявлено 05.04.7 заявки И присоедине осударственный комитет СССР но делам изобретений и открытий.Корнейчу Заявитель Киевский ордена Ленина политехнический институт м.50-летия Великой Октябрьской социалистической революцОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО исли прим лиэи ль достигается запоминающее у истры инверсно Изобретение относится к вычтельной технике и может найти енение в универсальных и специарованных ЦВМ.Известны постоянные запоминающие 5устройства, содержащие числовые блоки с большим числом элементов связилибо с большим числом прошитых сердечников, характеризующиеся низкойнадежностью, большой потребляемой 10мощностью, большой неравномерностьюнагрузки на адресные шины 1.Наиболее близким к данному изобретению является постоянное запоминающее устройство, содержащее дешифратор адреса, входы которого соединеныс кодовыми шинами адреса, а выходыподключены ко входам числового блока,и сумматоры по модулю два 2),Недостатками известного устройства являются большое число элементовсвязи, используемых при реализацииустройства, большая разрядность числового блока и низкая надежность и технологичность25Целью изобретения является повышение надежности.Указанная це тем,что постоянное стройство содержит рег го кода, З 0 элементы И и дополнительные сумматоры по модулю два, выходы которых подключены к первым входам сумматоровпо модулю два, вторые входы которыхсоединены с соответствующими прямыми и инверсными выходами числовогоблока, а входы дополнительных сумматоров по модулю два подключены квыходам соответствующих регистровинверсного кода через элементы И,управляющие входы которых соединеныс кодовыми шинами адреса, а такжетем, что входы дополнительных сумматоров по модулю два соединены с кодовыми шинами адреса,На фиг,1 показана электрическаяструктурная схема устройства; нафиг.2 - то же, для непосредственного подключения кодовых шин адреса квходам дополнительных сумматоровпо модулю два; на фиг.З, 4 и 5примеры таблиц кодирования,Устройство содержит дешифраторадреса 1, числовой блок 2, сумматоры по модулю два 3, дополнительные сумматоры по модулю два 4, элементы И 5 и регистры инверсногокода б. Входы дешифратора адреса 1соединены с кодовыми шинами 7 адреса,а выходы дешифратора адреса - со входами числового блока 2. Выход 1-того дополнительного сумматора по модулю два 4 подключен к первому входу 1-того сумматора по модулю два 3, ко второму входу которого подсоединен 1-тый прямой 8 или инверсный 9 выход числового блока 2.Входы дополнитель ных сумматоров по модулю два 4 подключены к выходам соответствующих регистров инверсного кода б через элементы И 5, управляющие входы которых соединены с кодовыми шинами р адреса 7. Разрядность регистров инверсного кода б и число входов, дойолнительных сумматоров по модулю два 4 равны числу кодовых шин адреса 7,Устройство работает следующим образом.Информация в числовом блоке 2 .записывается в двоичном коде, при этом в местах записи единиц устанавливаются элементы связи. С целью уменьшения числа элементов связи2 О исходная информация предварительно преобразуется по следующему алгоритму.При заданной разрядности столбцов (А) записываемой информации опреде- Й) ляется разрядность (К) инверсных кодов (К1 од (А+1). Выбираютсяосновные инверсные коды Ь ,ЬЬ, значения которых соответственно равны 2 , 2", , 2 . Каж дому инверсному коду соответствуют разряды столбца, которые инвертируются при использовании этого кода. Выбор инвертируемых разрядов кода столбца осуществляется как и при коде Хэм- З 5 минга. Инверсный код Ь =2 указывает, что все нечетные разряды кода столбца, инвертируются, Инверсный код 1 = 22 указывает, что инвертируются все разряды, двоичные номера которых содержат во втором разряде единицу. Аналогичным образом определяются инвертируемые разряды для остальных инверсныхКодов,за исключением кода Ь", прикотором инвертируются все разрядыстолбца. На табл.1 (см,фиг.З) показаны 1 основные инверсные коды и соответствующие им разряды при А = 7,к: 4.На базе основных 1 инверсныхкодов формируются остальные инверс- жные коды, а также определяются инвертируемые разряды столбца (см.фиг.4).Инверсный код Ь , полученныйв результате суммирования кодов Ь1и Ь , указывает, что инвертируютсясначала те разряды кода столбца,которые соответствуют коду инвертирования Ь, а потом все разряды,соответствующие коду ЬПри преобразовании йсходной информации, для каждого кода столбца выбирается инверсный код таким образом,чтобы после инвертирования разрядов,соответствующих данному инверсно.;коду, число единиц в коде столбцабыло минимальным, Например, если код 65 столбца равен 1101011, то из табл.2(см.фиг.4) выбирается инверсныйкод 0111, который указывает, чтоинвертируются разряды с номерами1, 2, 4 и 7. После инвертированияполучаем код 00000010. После преобразования исходной информации производится запись в числовом блоке 2, азначения инверсных кодов, за исключением старших разрядов, записываютсяв регистрах инверсных кодов б.На практике при изготовлении матрицы числового блока 2 возникаютдефекты, которые могут совпадать сзаписываемой информацией (нулевойотказ или иметь разные направления с записываемым битом (единичный отказ). Нулевые отказыне оказывают влияния, но для маскирования единичных отказовнеобходимо проинвертировать значениясоответствующих разрядов записываемой информации. Например, если необходимо записать столбец с кодом1110101, и в месте записи первогои второго разрядов в матрице числового блока 2 есть соответственноединичный и нулевойф отказы,то необходимо выбрать такой инверсный код, при котором инвертируется1-ый разряд и не инвертируется 2-ойразряд. Таким инверсным кодом является код Ь(0001), который позволяет"маскировать возникшие отказы ипри этом сокращает максимальное число единиц.Следовательно, преобразованиеисходной информации осуществляетсяс целью маскирования отказавших разрядов и уменьшения числа элементов связи,В зависимости от кода адреса,поступающего на кодовые шины адреса7, возбуждается соответствующий выход дешифратора адреса 1, и из числового блока 2 считывается содержимое ячейки, номер которого равенкоду адреса. На выходах числовогоблока 2 получается преобразованныйкод числа и для восстановления исходного кода необходимо проинвертировать соответствующие разряды, Кодадреса (номер разряда столбца) определяют, инвертируется или не инвертируется значение считанных разрядов при соответствующем инверсномкоде. На табл.З (см.фиг.5) показаныкоды адресов при А=7 и инвертируемые разряды соответствующих основных инверсных кодов. Из таблицывидно, что при считывании информации, записанной в ячейках.с нечетными номерами (код адреса содержитв младшем разряде единицу, значения разрядов столбцов, для которыхприменен инверсный код Ь, необходи"мо инвертировать, так как они былиинвертированы при преобразовании исходной информации. Рассуждая аналогичньм образом приходим к выводу, чтопоразрядное логическое умножение кода адреса (А) на код инвертирования (Ь) показывает, сколько раз проинвертирован разряд считанного слова, принадлежащий столбцу, для которого был.использован код Ь Если значения этого разряда проин вертированы нечетное число раэ, т.е. скисло единиц логического произведения АЬ(. нечетное, то значение этого разряда необходимо инвертировать, и наоборот. Код адреса с кодовых 0 шин адреса 7 поступает на элементы И 5, куда поступают значения инверсных кодов с выходов регистров инверсных кОдов б. С выходов элементов И 5 получаем результаты логических произведений АЬЬ , которые поступают на дополнительные сумматоры по модулю два 4. На выходах сумматоров 4 сигнал равен логической единице, когда число единиц логического произведения нечетное. С выходов дополнительных сумматоров по модулю два 4 сигналы поступают на входы сумматоров 3, куда подаются значения с выходов числового блока 2.В сумматорах 3 осуществляется инвертирование (если зна чение на выходе дополнительного сумматора 4 равно 1) или неинвертирование значения считанного слова.Так как в регистрах инверсного кода б записаны только младшие раз ряды инверсных кодов, то на сумматорах по модулю два 3 осуществляется восстановление исходной информации в зависимости от инверсных кодов Ь 1Восстановление инфор- З 5 мации при применении инверсного кода Ь осуществляется путем подключения прямых 8 или инверсных 9 выходов числового блока 2 к входам сумматоров по модулю два 3.При замене числового блока 3 или при изменении записанной в нем информации в регистрах инверсного кода б можно записать новую информацию, что придает гибкость устройству. В случае, когда замена инверсных кодов 46 не предусматривается, кодовые шины адреса 7 непосредственно подключаются к выходам дополнительных сумматоров по модулю два 4 (см.фиг.2). Подключение осуществляется в эависи мости от использованного инверсного ода. К выходам дополнительного сумма" тора по модулю два 4 подключаются только те кодовые шины адреса 7, номера которых равны номерам разрядов инверсного кода, содержащим единицы. В этом случае поразрядное логическое умножение предусматривается при подключении. Уменьшение числа элементов связи тоэволяет повысить надежность и уменьшить потребляемую мощность устройства в процессе эксплуатации. Испольэоваиие числовых блоков 2 с дефектами уменьшает стоимость ПЗУ, так как повышается процент выхода годных, а также снижает требование к технологии изготовления.Формула изобретения1. Постоянное запоминающее устройство, содержащее дешифратор адреса, входы которого соединены с кодовыми шинами адреса, а выходы подключены ко входам числового блока, исумматоры по модулю два, о т л ич а ю щ е е с я тем, что, с цельюповышения надежности устройства, оносодержит регистры инверсного кода,элементы И и дополнительные сумматоры по модулю два, выходы которых подключены к первым входам сумма"торов по модулю два, вторые входыкоторых соединены с соответствующимипрямыми и инверсными выходами числового блока,а входы дополнительных сумматоров по модулю два подключены к выходам соответствующихрегистров инверсного кода через элементы И, управляющие входы которыхсоединены с кодовыми шинами адреса.2. Устройство по п.1, о т л ич а ю щ е е с я тем, что входыдополнительных сумматоров по модулюдва соединены с кодовыми шинами адреса,Источники информации, принятые во внимание при экспертизе1Авторское свидетельство СССР М 375680, кл, С 11 С 17/00, 1970.2. Авторское свидетельство СССР Р 376808, кл. С 11 С 17/ОО, 1972.649039 Уиг 1 ИЛИ Заказ 568/49 Патент, г. ктная,4 фг. г илиал ПП длсгцст од,Подпис и