Устройство для извлечения корня -ой степени

Союз Советских Социалистических Республик(22) Заявлено 15.10,73 (21) 1963314/18-24 аявки оа присоедпнениев Государственный комитет Совета Министров СССР 3) Приоритет ллетень42(088.8) бликовано 15.11,7 о делам изобретен и открытий та опубликования описания 22,04.7(72) Авторыизобретен енко, А. К, Тесле орнеичук, В, П. Тара и Б, П, Хижинскийа Ленина политехниОктябрьской социал. П. Воитер, В,еский институтстической революции 1) Заявитель Киевскии орм. 50-летия Вели 4) УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КОРНЯ и-й СТЕПЕНИположитем вычисла и Предлагаемое изобретение относится к области цифровой вычислительной техники и может быть использовано при построении цифровых вычислительных машин.Известны устройства для извлечения квад ратного и кубических корней, содержащие сдвиговые регистры, сумматор, регистр результата, регистр аргумента и блок управления, связанный с регистрами и сумматором.Недостатком известных устройств является 10 невозможность осуществления на них операции извлечения корня высших степеней.Предлагаемое устройство отличается тем, что оно содержит (и - 1) сдвиговых регистров (и - 1) сумматоров, сдвиговый регистр началь ного коэффициента, коммутатор результата и коммутатор младшего коэффициента, первый вход которого соединен с первым выходом блока управления, второй вход - с выходом регистра результата, а выход соединен с пер вым входом сдвигового регистра начального коэффициента и всех сумматоров, второй вход сдвигового регистра начального коэффициента соединен со вторым выходом блока управления и с первыми входами остальных сдвиговых 25 регистров, связанных двусторонней связью с соответствующими сумматорами; выход младшего разряда т-го сумматора соединен со вторым входом (+1)-го сумматора и сдвигового регистра, вторые входы второго сумматора и 30 сдвигового регистра соединены с выходом младшего разряда сдвигового регистра начального коэффициента, выход знакового разряда и-го сумматора соединен с первым входом коммутатора результата, второй вход которого соединен с третьим выходом блока управления, а выход соединен со входом регистра результата, выход регистра аргумента связан со входом и-го сумматора.Это позволяет извлекать кореньтельной степени до и включительно пу числения и-й степени от искомогосравнения результата с аргументом.На чертеже изображена блок-схема предлагаемого устройства,Устроиство для извлечения корня п;й степени состоит из (и - 1) сдвигового регистра: 1;, =1, а - 1, (а - 1), 2 т=1, и - 1, регистра 3 аргумента, регистра 4 результата, коммутатора 5 результата, коммутатора 6 младшего промежуточного коэффициента, блока управления 7 и сдвигового регистра 8 начального коэффициента. Выходы регистров 1; подключены ко входам сумматоров 2 выходы которых связаны со входами этого регистра.Выходы младшего разряда сумматоров 2; подсоединены к цепи приема кода сумматора 2;+т из коммутатора 6 и к цепи выдачи кода регистра 1;+ь Выход знакового разряда сум5матора 2связан со входом коммутатора 5, выходы которого подключены ко входам регистра 4 результата.Выходы регистра 4 через коммутатор б подсоединены ко входам всех сумматоров и ко входам сдвигового регистра 8 начального коэффициента. Выходы регистра 3 аргумента подключены ко входам сумматора 2,. Выход младшего разряда сдвигового регистра 8 начального коэффициента подключен к цепи приема кода сумматора 2 г из коммутатора, б и к цепи выдачи кода сдвигового регистра 8. Выходы блока управления 7 связаны со входами цепи выдачи обратного кода регистра 3 аргумента, со входами коммутаторов 5 и б, с цепями сдвига всех сдвиговых регистров и со входами цепи выдачи кода сдвигового регистра 1 - гРаботу устройства рассмотрим на примере5вычисления у= 0,235. Перед началом работы аргумент 0,235 заносится в регистр 3 аргумента. Количество разрядов т в регистрах и сумматорах предлагаемого устройства выбирают, исходя из требуемой точности вычисления искомого значения корня. В данном примере положим для5 оп еделенности т=5. Вычисление0,235 рдлится т циклов,В начале первого цикла схема управления 7 через коммутатор б записывает единицу в первый справа после запятой разряд регистра 8 начального коэффициента, т. е, заносит код 0,10000. Такой же код будет на выходе коммутатора 6 в течение всего первого цикла. В первом такте первого цикла происходит одновременное суммирование на всех сумматорах таким образом, что на сумматоре 2; складывается содержимое сдвигового регистра 1; с кодом на выходе коммутатора б (если на выходе младшего разряда сумматора 2;- единица или с нулем, когда на выходе младшего разряда сумматора 2; г - Буль),Сумматор 2 г и регистр 1, управляются выходом младшего разряда сдвигового регистра 8 начального коэффициента.Первый такт заканчивается сдвигом вправо на один разряд содержимого всех сдвиговых регистров. Последующие такты аналогичны описанному.После окончания всех тактов (в общем случае т(п - 1) тактов) на сумматор 2, подается содержимое регистра 3 аргумента в дополнительном коде и содержимое сдвигового регистра 1 ь Если результат при этом отрицательный, то в первый справа после запятой разряд регистра 4 результата через коммутатор 5 записывается единица, если же результат положительный - то записывается нуль. В данном примере на регистре 4 будет записан код 0,10000. Содержимое регистра 1, устанавливается на нуль, Этим заканчивается первый цикл вычислений., гистр начального коэффициента, коммутаторрезультата и коммутатор младшего коэффициента, первый вход которого соединен с первым выходом блока управления, второйвход - с выходом регистра результата, а выход соединен с первым входом сдвигового регистра начального коэффициента и всех сумматоров, второй вход сдвигового регистра начального коэффициента соединен со вторым выходом блока управления и с первыми вхобВо втором цикле на сдвиговый регистр 8 через коммутатор 6 подается содержимое регистра 4 результата, Во второй (в т-м цикле в т-й, где т=1, 2, 5) справа после запятой разряд сдвигового регистра 8 записывается единица, в данном примере будет записан код 0,11000).После этого следуют такты (в общем случае т(г - 1) тактов), аналогичные описанным выше. После окончания второго цикла содержимое регистра 4 имеет вид 0,10000 и т. д. до окончания пятого цикла, когда в регистре 4 результата будет записан результат вычисле 5ния 0,235.На предлагаемом устройстве можно вычислять корень из чисел, больших единицы, ВП этом случае производят вычисления ) Х,где Х=Х 2 - "(1, аналогичным способом, что и при Х(1, а запятую в регистре 4 результата по окончании вычислений сдвигают вправо на й- разрядов, где й выбирают кратным числу и, лСодержимое регистров в пятом цикле при5вычислении У 0,235 иллюстрирует таблица 1, где обозначены состояния сдвиговых регистров и коды, подаваемые на сумматоры 2; в каждом такте вычислений.В таблице 2 записаны состояния регистра 4 результата в конце каждого цикла и состояния сдвигового регистра 8 начального коэффициента в начале каждого цикла.После выполнения всех тактов 5-го цикла выполняется операция 1,11001 .+0,001101,11111Результат отрицательный и поэтому в пятой справа после запятой разряд регистра 4 результата записываем единицу.Код в регистре 4 есть результат выполне 5ния операции ) 0,235=0,10111 =0,719.Формула изобретенияУстройство для извлечения корня и-й степени, содержащее сдвиговые регистры, сумматор, регистр аргумента, регистр результата и блок управления, связанный с регистрами и сумматором, отличающееся тем, что, с целью расширения сдвиговых функциональных возможностей, оно содержит (и - 1) сдвиговыхрегистров, (гг - 1) сумматоров, сдвиговый ре491946 Составитель М. АршавскийРедактор Б. Нанкина Текред Е, Митрофанова Корректо ыксин каз 663/3 Изд. Хо 2031 ЦНИИПИ Государственного комитета по делам изобретений и 113035, Москва, Ж.35, РаушТираж 679Совета Министров Соткрытий писное наб д Типография, пр. Сапунова дами остальных сдвиговых регистров, связанных двусторонней связью с соответствующими сумматорами, выход младшего разряда 1-го сумматора соединен со вторым входом (1+1) -го сумматора и сдвигового регистра, вторые входы второго сумматора и сдвигового регистра соединены с выходом младшего разряда сдвигового регистра начального коэффициента, выход знакового разряда и-го сумматора соединен с первым входом коммутатора результата, второй вход которого соединен с третьим выходом блока управления, а выход 5 соединен со входом регистра результата, выход регистра аргумента связан со входом иго сумматора.