Арифметическое устройство

пи 482738 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(61) Дополнительное (22) Заявлено 26.02.7с присоединение авт. свид-ву21) 2000831/18-2заявки173 Государстоеннын комитет овета Министров СССР ло делам изобретений и открытий) УДК 681,142(088.8) бликован 0.08,75. Бюллетен 2 Дата опубликования описания 22.12.7 2) Авторы изобретени(54) АРИФМЕТИЧЕСКОЕ УС СТ Изобретение относится к вычислительной технике.Известны арифметические устройства, содержащие регистр результата, вход которого соединен с выходом постоянного запоминающего блока, первым входом соединенного с выходом первого координатно-адресного регистра, а вторым входом с выходом второго координатно-адресного регистра, и блок местного управления.Низкое быстродействие таких арифметических устройств обусловлено затратами времени, необходимыми на анализ наличия переноса.Цель изобретения - увеличение быстродействия арифметического устройства,Это достигается тем, что предлагаемое устройство содержит дополнительный постоянный запоминающий блок, первый вход которого соединен с выходом первого координатно-адресного регистра, второй вход - с выходом второго координатно-адресного регистра, первый выход - с дополнительным входом регистра результатов, второй выход - с первым входом первого элемента ИЛИ, второй вход которого соединен с первым дополнительным выходом постоянного запоминающего блока, третий вход - с первым выходом блока местного управления, а выход - с первым входом первого элемента И, третий выход дополнительного постоянного запоминающего блока соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с вторым дополнительным выходом постоянного запоминающего блока, третий вход - с вторым выходом блока местного управления, а выход - с первым входом второго элемента И. Выход второго элемента И соединен с третьим входом постоянного 1 о запоминающего блока, а второй вход - стретьим выходом блока местного управления и вторым входом первого элемента И, выход которого соединен с третьим входом дополнительного постоянного запоминающего 15 блока.На чертеже приведена блок-схема предлагаемого устройства,Арифметическое устройство содержит регистр результатов 1, первый и второй входы 20 которого соединены с первым выходом дополнительно постоянного запоминающего блока 2 и с первым выходом постоянного запоминающего блока 3 соответственно, Первые входы блоков 2 и 3 объединены и присоединены к 25 выходу первого координатно-адресного регистра 4. Вторые входы блоков 2 и 3 объединены и присоединены к выходу второго координатно-адресного регистра 5. Второй выход блока 2 связан с первым входом элемента 30 ИЛИ 6, первый дополнительный выход блока 3 - с вторым входом элемента ИЛИ 6, третий вход которого соединен с первым выходом блока местного управления 7, а выход - с первым входом элемента И 8.Третий выход блока 2 связан с первым входом элемента ИЛИ 9, второй дополнительный выход блока 3 - с вторым входом элемента ИЛИ 9, третий вход которого соединен с вторым выходом блока местного управления 7, а выход - с первым входом элемента И 10. Второй вход элемента И 10 подключен к третьему выходу блока местного управления 7 и к второму входу элемента И 8, выход которого связан с третьим входом блока 2. Выход элемента И 10 присоединен к третьему входу блока 3.Устройство работает следующим образом.При выполнении операций типа сложение или вычитание числа или их части заносятся в координатно-адресные регистры 4 и 5. При этом в зависимости от длины разрядной сетки чисел возможны следующие случаи.1. Разрядная сетка первого и второго слагаемых меньше или равна разрядной сетке координатно-адресных регистров 4 и 5.В этом случае числа заносятся в координатно-адресные регистры 4 и 5. С третьего выхода блока местного управления 7 на управляющий вход элемента И 10 выдается разрешающий сигнал, а с второго выхода блока 7 вырабатывается сигнал спроса, который проходит последовательно соединенные элемент ИЛИ 9 и элемент И 10 и поступает на третий вход постоянного запоминающего блока 3. Результат сложения в виде суммы снимается с первого выхода постоянного запоминающего блока 3 и записывается в регистр результатов 1.2. Разрядная сетка первого и второго слагаемых больше разрядной сетки координатно- адресных регистров 4 и 5.В этом случае младшая часть первого и второго слагаемых заносится в координатно-адресные регистры 4 и 5. С третьего выхода блока местного управления 7 на управляющий вход элементов И 8 и 10 выдается разрешающий сигнал, а с второго выхода блока 7 вырабатывается сигнал опроса, который, аналогично случаю 1, проходит последовательно соединенные элемент ИЛИ 9 н элемент И 10 и поступает на третий вход постоянного запоминающего блока 3.Результат сложения младшей части слагаемых в виде суммы снимается с первого выхода постоянного запоминающего блока 3, заносится в регистр результатов 1 и снимается с выхода последнего, При этом, в зависимости от.значения результата сложения, на первом или втором дополнительных выходах постоянного запоминающего блока 3 вырабатывается сигнал. Появление сигнала на первом дополнительном выходе означает наличие переноса, появление сигнала на втором дополнительном выходе - отсутствие переноса. В следующем такте очередная часть первого 5 10 20 25 Зо 35 4045 50 55 60 и второго слагаемых заносится в координатно-адресные регистры 4 и 5, а в зависимости от наличия сигналов на первом или втором дополнительном выходах постоянного запоминающего блока 3 через элемент ИЛИ 6 или 9 происходит опрос блока 2 или 3.Лналогичным образом в зависимости от наличия сигнала на втором или третьем выходе блока 2, в случае обращения к последнему, будет выработан сигнал опроса для элемента ИЛИ 6 или 9, и в соответствии с выбранной схемой произойдет последующее обращение к блоку 2 или 3. Таким образом, процесс становится циклическим и продолжается до тех пор, пока с третьего выхода блока местного управления 7 не будет выработан запрещающий сигнал.Промежуточные результаты последовательно снимаются с выхода регистра результатов 1,Выполнение операций типа вычитание прн подготовленном (инвертированном) одном из слагаемых сводится к выполнению операции сложения, В этом случае процесс начинается с подачи разрешающего сигнала с третьего выхода блока местного управления 7 на вход элементов И 8 н 10 и выработки сигнала опроса, поступающего на третий вход элемента ИЛИ 6. Предмет изобретенияЛрифметическое устройство, содержащее регистр результата, вход которого соединен с выходом постоянного запоминающего блока, первый вход которого соединен с выходом первого координатно-адресного регистра, а второй вход - с выходом второго координатно-адресного регистра, и блок местного управления, отличающееся тем, что, с цельо увеличения быстродействия, оно содержит дополнительный постоянный запоминающий блок, первый вход которого соединен с выходом первого координатно-адресного регистра, второй вход - с выходом второго координатно-адресного регистра, первый выход - с дополнительным входом регистра результата, второй выход - с первым входом первого элемента ИЛИ, второй вход которого соединен с первым дополнительным выходом постоянного запоминающего блока, третий вход - с первым выходом блока местного управления, а выход - с первым входом первого элемента И, третий выход - с первым входом второго элемента ИЛИ, второй вход которого соединен с вторым дополнительным выходом постоянного запоминающего блока, третий вход - с вторым выходом блока местного управления, а выход - с первым входом второго элемента И, выход которого соединен с третьим входом постоянного запоминающего блока, а второй вход - с третьим выходом блока местного управления и вторым входом первого элемента И, выход которого соединен с третьим входом дополнительного постоянного запоминающего блока,Составитель В. Березкинактор Е. Караулова Техред 3. Тараненко Корректор Л. Денискина 3 22/2 ЦНИИПИ ПодписноеР Типографии, пр. Сапунова,Изд.1808сударственного комитет по делам изобретений Москва, Ж, Раушск Тираж 69овета Министровоткрытийнаб., д. 4/5