Патенты с меткой «аргументов»

Номер патента: 115057

Опубликовано: 01.01.1958

Автор: Вавилов

МПК: G06G 3/06

Метки: аргументов, ввода, входных, выходных, съема, функций

...что дает преимущество этому устройству перед известными в отношении повышения к. п. д., точности работы и малой габаритностп при выполнении конструкции.На чертеже приведена принципиальная схема устройства.Основными элементами конструкции являются: коноид 1, планггзйба 2, щуп 3 и трибка 4.Коноид 1 покоится на опорах и имеет возможность поворачивать;я без перемещения вдоль оси, Планшайба 2 посредством трубчатого валика имеет возможность поворачиваться также без перемещения вдоль оси. Шуп 3 размещен на планшайбе 2 в направляющих и имеет возможность перемешаться в них только прямолин.йно,М 11505 Трибка 4 расположена внутри трубчатого валика планшайбы 2 и имеет возможность поворачиваться в ней, Зубчатая часть трибки сцеплена с рейкой...

Номер патента: 517021

Опубликовано: 05.06.1976

Авторы: Рейхенберг, Шевченко

МПК: G06F 7/38

Метки: аргументов, вычисления, двух, квадратного, корня, произведения, частного

...со единены с параллельными,входами элемента анализа сходимости 11, выход которого соецинен с входом сброса элемента управр ления 12.Выход регистра 1 первого псевдоумножителя соединен с основным входом сумматора 2, выхоц которого соединен с входов регистра первого псевдоумножителя,Ко входу 13 сумматора 2 подсоединен выход односторонней памяти, в) которой1( хранятся константы вида 2 (+1 где=0,1 ВУправление процессом вычисления путем подачи соответствующих тактовых сдвигаопих импульсов, осуществляется элементомуправления 1 2.Г 1 араллельно-последовательная структура определяет параллельное вычисление приве денных рекуррентных соотношений алгоритма, каждое из которых вычисляется последовательно, и каждой итерации ,за (В, + Ю) тактов,...

Номер патента: 1191917

Опубликовано: 15.11.1985

Автор: Флоренсов

МПК: G06F 17/10

Метки: аргументов, вычисления, двух, функций

...блок 9 умножения, второй блок . 10 умножения, коммутаторы 11 - 14, 25 буферные регистры 5 и 16, блок 17синхронизации.Вычисление значения функции Р(х,у) и устройстве производится на основе соотноиения 2ется соответствующим остаточным членом ряда Тейлора функции и имеет поэтому порядок М 2 З", М выражается через частные производные третьего порядка функции Р(х,у). Поэтому надлежащим выбором параметра К можно сделать погрешность аппроксимации (1),выходящей за пределы используемой Разрядной сетки.Устройство работает в четыре такта, определяемые блоком 17 синхронизации. Блок 5 памяти хранит таблицы значений коэффициентов Ф - ф, снимаемых соответственно с выходов 1 - 6-го этого блока и зависящих от поступающих на вход блока 5 памяти значений...

Номер патента: 1247893

Опубликовано: 30.07.1986

Автор: Анисимов

МПК: G06F 17/17

Метки: аргументов, двух, интерполятор, функций

...вход + 1 этого счетчика черезэлемент И 18 и элемент ИЛИ 24. Сомножитель (1 - р - с 1) поступает наинформационный вход С мультиплексора И 1 с выхода сумматора 8 по модулю два, где к инверсии кода р + одобавляется единица младшего разряда. Сомножитель р + Ч - 1 поступаетс прямого выхода сумматора 6 приигнорировании единицы переноса. Прямой выход сумматора 6 соединен вустройстве с информационным входом0 мультиплексора 10, В зависимостиот значения бита переноса на выходесумматора 6 управляющий код на входе управления мультиплексора 1 Ообеспечивает подачу на выход мультиплексора 10 либо кода с входа С,либо кода с входа Р, что и обеспечивает получение на входе У матричного умножителя-сумматора 11 искомогосомножителя. Результат второго...

Номер патента: 1413626

Опубликовано: 30.07.1988

Авторы: Барметов, Боев, Евтеев

МПК: G06F 7/544

Метки: аргументов, вычисления, двух, функций

...регистр накапливающего сумматора 13 положительным фронтом синхросигнала, поступающего на его стробовый вход.Параллельно с преобразованияминулевого коэффициента мультиплексор 405 пропускает на адресный выход блока,6 памяти код младшей части первогоаргумента, с блока 6 памяти считывается логарифм по основанию двамладшей части аргумента и это значение поступает на вход второго слагаемого сумматора 9 и информационныйвход буферного регистра 7. На входпервого слагаемого сумматора 9 мультиплексор 8 подает код нуля, Логарифм младшей части первого аргумента,проходя через сумматор 9 положительным фронтом синхросигнала, заносится в буферный регистр 11.Этот же положительный фронт синхросигнала увеличивает код счетчика20 на единицу, что приводит...