Арифметическое устройство

п 1) 454549 О П И С А Н И Е ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических РеспубликБюллетень4 и открыт та опубликования описания 05.02.75 Авторы Д, В. Кузьмин и Н. Н, Богданововский завод управляющих вычислительнь зобрете(71) Заявитель П 1 Б р 1 т 1313Фойб 11 ". ь;дбОтт,. 1 ьф 4) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВ Предлагаемое изобретение относится к области вычислительной техники и может быть использовано в вычислительных машинах с применением двоично-десятичного кода.Известно арифметическое устройство, содержащее тетрады регистра результата, выход последней тетрады которого соединен с первыми входами сумматора и схемы И, второй вход которой подключен к первому входу устройства, а выход - ко входу первой тетра ды регистра результата, причем второй вход сумматора связан со вторым входом устройства, а выход - со входом регистра коррекции, выход которого соединен со входом схемы коррекции, и триггер управления. 15Цель изобретения - повышение быстродействия устройства.Это достигается тем, что в предлагаемом устройстве выход схемы коррекции соединен с первым входом первой дополнительной схе мы И, второй вход которой соединен с единичным выходом триггера управления, а выход - с первым входом дополнительной схемы ИЛИ, выход которой подключен ко входу второй тетрады регистра результата, а вто рой вход - к выходу первой тетрады регистра результата, причем единичный и нулевой входы триггера управления соединены соответственно с выходами дополнительных - второй и третьей - схем И, первые входы ко торых объединены и связаны с третьим входом устройства, а вторые входы соединены соответственно с четвертым и первым входами устройства.На чертеже изображена схема предложенного устройства.На схеме: 1 - первый вход устройства для подачи признака отсутствия арифметической операции; 2 - выход регистра результата; 3 - выход устройства коррекции; 4 - второй вход устройства с регистра постоянного операнда на сумматор; 5 - третий вход устройства для подачи синхроимпульсов сдвига второй тетрады; 6 - четвертый вход устройства для подачи признака арифметической операции; 7 - первая схема И; 8 - первая тетрада; 9 - остальные тетрады регистра результата; 10 - схема ИЛИ; 11 - первая дополнительная схема И; 12 - триггер управления; 13 - вторая дополнительная схема И; 14 - третья дополнительная схема И; 15 - сумматор;16 - регистр коррекции; 17 - схема коррекции,Хранение информации в первой тетраде 8 и остальных тетрадах 9 регистра результата в режиме отсутствия арифметической операции происходит путем циркуляции ее с выхода 2 остальных тетрад 9 регистра результата через первую схему И 7 (по признаку отсутствия арифметической операции, поступающему на5 10 15 20 25 30 35 40 45 50 55 3первый вход 1 устройства) на вход первой тетрады 8 регистра результата, а через схему ИЛИ 10 - на вход остальных тетрад 9 регистра результата. При этом во время первой тетрады синхроимпульсов сдвига с выхода 2 регистра результата выходит первый десятичный разряд операнда, во время второй тетрады синхроимпульсов сдвига выходит второй десятичный разряд операнда и т. д, Такая синхронная циркуляция информации происходит как в регистре постоянного операнда, так и в регистрах памяти (на чертеже не показаны). В момент начала цикла арифметической операции информация в регистре результата располагается старшим разрядом в тетраде 8, младшим - в крайней ближайшей к выходу 2 тетраде регистра результата, Сигнал признака отсутствия арифметической операции по входу 1 устройства прекращается, в результате чего циркуляция через схему И 7 запрещается,В течение первой тетрады синхроимпульсов сдвига младшей десятичный разряд регистра результата с выхода 2 поступает на сумматор 15, где складывается с младшим десятичным разрядом регистра постоянного операнда, который подается на вход 4 сумматора. После сложения в конце первой тетрады результат поступает на регистре коррекции 16.В момент совпадения признака арифметической операции (вход 1 устройства) и второй тетрады синхроимпульсов сдвига (третий вход устройства) через схему И 13 устанавливается в единицу триггер управления 12. В течение второй тетрады синхроимпульсов сдвига, младший десятичный разряд из регистра коррекции 16 через выход 3 схемы коррМ- ции 17 поступает на вход первой дополнительной схемы И 11 и через схему ИЛИ 10 - на вход остальных тетрад 9 регистра результата.Такая циркуляция происходит в течение последующих синхроим пульсов сдвига, информация регистра результата с каждой тетрадой синхроимпульсов продвигается в регистре результата к выходу, и в конце цикла арифметической операции младший десятичный разряд регистра результата будет находиться в крайней ближайшей к выходу тетраде регистра результата, а старший десятичный разряд поступит в регистр коррекции 16.В момент начала первой тетрады синхроимпульсов сдвига в новом цикле появляется сигнал отсутствия признака арифметической операции (вход 1 устройства), младший десятичный разряд из регистра 9 с выхода 2 в течение первой тетрады синхроимпульсов поступает через схему И 7 на вход первой тетрады 8 регистра результата, а старший десятичный разряд регистра результата с выхода 3 схемы коррекции 17 сдвигается через схему И 11 и схему ИЛИ 10 на вход остальных тетрад регистра результата. В момент второй тетрады синхроимпульсов сдвига триггер 12 сбрасывается, и продолжается цикл циркуляции информации регистра результата в режиме отсутствия арифметической операции.Таким образом, происходит естественное выравнивание информации регистра результата во время цикла арифметической операции. Количество тетрад синхроим пульсов сдвига является постоянным как в режиме отсутствия арифметической операции, так и во время арифметической операции и равно количеству десятичных разрядов регистров, т. е. емкости остальных тетрад 9 регистра результата плюс первая тетрада 8.Емкость регистра результата, регистра постоянного операнда, регистров памяти равна информационной длине операндов,Предмет изобретения Лрифметическое устройство, содержащее тетрады регистра результата, выход последней тетрады которого соединен с первыми входами сумматора и схемы И, второй вход которой подключен к первому входу устройства, а выход - ко входу первой тетрады регистра результата, причем второй вход сумматора связан со вторым входом устройства, а выход - со входом регистра коррекции, выход которого соединен со входом схемы коррекции, и триггер управления, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, выход схемы коррекции соединен с первым входом первой дополнительной схемы И, второй вход которой соединен с единичным выходом триггера управления, а выход - с первым входом дополнительной схемы ИЛИ, выход которой подключен ко входу второй тетрады регистра результата, а второй вход - к выходу первой тетрады регистра результата, причем единичный и нулевой входы триггера управления соединены соответственно с выходами дополнительных - второй и третьей - схем И, первые входы которых объединены и связаны с третьим входом устройства, а вторые входы соединены соответственно с четвертым и первым входами устройства.Корректор Е. Рогайлина Редактор Т. Загребельная Типография, пр. Сапунова, 2 Заказ 155/11 Изд.220 Тираж 624 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская цаб., д. 415