Устройство для вычисления обратной величины

(51) М. Кл. 6 061 Приори Государственный комитет Совета Министров СССР публпковацо 30.09.5. Бюллетень3(088.8) ло делам изобретений и открытийДата опубликовани описания 26.02.7(72) Авторы изобретеци олтачев, А. С, Верзаков, П. А, Зубцов, Н. Е. Ляхи В, В, Михайленкоолитехнический институт имени Ленинского комсомо Заявитель ясинский 1 ЧИСЛЕНИЯ ОБРАТНОЙ ВЕЛИЧИНЫ 54) УСТРОЙСТВО Д Изобретение относится к области вычислительной техники и может быть использовано при построении специализированных вычислительных устройств цифровых электроизмерительных приборов. 5Известно устройство для вычисления обратной величины, содержащее два счетчика, две группы элементов И, блок памяти, накапливающий сумматор, элементы И и ИЛИ, два блока задеркки, блоки вычита О ния и умножения. Вход устройства соедшец со счетным входом первого триггера первого счетчика, у которого выход последнего триггера связан с входом первого блока задержки ц первым входом элемента И. Инфор мационные выходы триггеров счетчика подключены к одноименным входам первой группы элементов И, выходы этих групп элементов И - к первой группе одноименных входов накапливающего сумматора, а вторая группа входов сумматора - к одноименным информационным выходам второй группы элементов И, информационные входы которой соединены с одноименными выходами триггеров второго счетчика. Выход первого 25 блока задержки подсоединен к входу блока памяти, выход блока памяти - к второму входу элемента И. Выход элемента И соединен с первым входом блока умножения, второй вход блока умножения - с управляю 2щими входамц первоц группы элементов 11, счетным входом первого триггера второго счетчика и выходом блока вычитания. Выход блока умноженця подключен к первому входу элемента ИЛИ, второй вход которого связан с выходом последнего триггера накапливающего сумматора, а выход - к первому входу блока вычитания, второй вход которого соединен с выходом второго блока задержки, а вход последнего - с управляющими входамц второй группы элементов И,Однако такое устройство характеризуется сложностью аппаратурной реализации дополнительных операций, связанных с обеспечением заданной точности ц необходимости проведения вычисления по специальным таблицам ц числовым диаграммам для каждого конкретного числа разрядов счетчиков,Цель изобретения - повысить точность устройства.Для этого в него введены дополнительный элемент И и триггер, причем первый вход дополнительного элемента И соединен с входом устройства, второй вход - с выходом блока памяти, а выход - со счетным входом триггера и входом второго блока задержки. Выход триггера связан со счетным входом первого триггера накапливающего сумматора.Схема устройства представлена ца чертеже, где 1 - счетчик; 2 - блок задержки; 3 -элемент И; 4 - группа элементов И; 5 - блок памяти; 6 - триггер; 7 - накапливающий сумматор; 8 - элемент И; 9 - блок задержки; 10 - группа элементов И; 11 - блок вычитания; 12 - счетчик; 13 - элемент ИЛИ; 14 - блок умножения.Работает устройство следующим образом, В исходном состоянии элементы И 3, 8 и группы элементов И 4, 10 закрыты, с 1 ет".и. ки 1, 12 установлены в нуль, коэ;,:1111 ц:1 О 1:,; переда 1 п блока 14 ум 1;оженпя раве 1;у.11 О, и старшем разряде цака 11 л 11 ы 11 ющего е 11 м 11 тора 7 записана единица, блок 11 вьг и,апия подготовлен к пропусканию импульсог, с выхода блока 9 задержки.Работа начинается при поступлении импульсов аргумента на вход устройства и состоит из двух этапов: сравнение эквивалента аргумента (числа импульсов У па входе устройства) с минимальным допустимым значением Уп, заданным емкостью счетчика; вычисление обратной величины.Первый этап закан 1 ивается в момент переполнения счетчика 1. Импульс переполнения по истечении времени задержки блока 2 воздействует на блок 5 памяти, который в свою очередь отпирает элементы И 3 и 8. С этого момента и начинается вычисление обратной величины. Каждый импульс остатка У 1 -- У - Уб опрашивает группу элементов И 10, переписывая тем самым прямой код У, из счетчика 12 в накапливающий сумматор 7. Четные импульсы остатка, выделенные триггером 6, вводятся непосредственно в сумматор. Параллельно через блок 9 задержки импульсы остатка поступают на разрешающий вход блока 11 вычитания. В случае отсутствия запрета (импульсов У, с элемента ИЛИ 13) эти импульсы регистрируются счетчиком 12 и, опрашивая группу элементов И 4, переписывают код У 4 входного счетчика 1 в накапливающий сумматор 7, Импульсы Уб переполнения сумматора через элемент ИЛИ 13 поступают на блок 11 вычитания, запоминаются им и препятствуют прохождению очередного импульса остатка на выход блока 11. В период между первым и вторым переполнениями счетчика 1 коэффициент передачи блока 14 умножения равен нулю. При этом Уз=У 5 Одновременно каждый импульс остатка при поступлении на вход блока 11 уменьшает число запомненных им запрещающих импульсов. Если запрета нет, импульсы У, проходят на выход блока вычитания, Йормируя тем самым последовательность импульсов Уг = У 1 - У,. Количество импульсов Уб переполнения сумматора 7 определяется произведением числа импульсов Уг и У записанных во входном и выходном счетчиках; Л 5=У ЪУ 6 - . Так как У 4 и У 1 равны, то расчетное значение кода в счетчике 12 будЕт Уг = У Л 6 1 У 1 -Л О)В момент второго переполнения счетчика 1 выполняется равенство У, и Уо, поэтому У 5=У,=0,5 У Особенностью работы устройства на этом этапе является дополнительная блокировка блока вычитания импульсамиЬ 6, посупиими с блока умножения, коэффициент передачи которого теперь равен едид нице (штрих здесь и в дальнейшем отмечаетпринадлежность к промежутку от второго до третьего переполнения счетчика 1), При этомКЗ: Нб+ Ъ 6) Ьб: - 2) Л 5 И 42 ЛО1 О е, у 1 стом соотношс 11 пй40 2 -" Лг+О О 0(2)2 ОПосле К-ого переполнения счетчика 1 коэффициент передачи умножителя оказывается равным К - 1. В остальном последовательность работы устройства сохраняется.Нетрудно показать, что соотношения (1) и (2) остаются справедлиьыми и здесь.Дополнительный код числа, накопленногов счетчике 12, пропорционален обратной величине аргументаЮ - Л 1 О 6гЛго+ Л - Д, ЛПогрешность вычисления обратной величины Л определяется погрешностью преобразования остатка в число, накапливаемое входным счетчиком и равно Л (0,5.Таким образом, предложенное устройствообеспечивает высокую точность преобразований, Кроме того, отпадает необходимость использования специальных таблиц и числовых 4 О диаграмм работы устройства для вычисленияг 1 редварительной установки сумматора.Предмет изобретенияУстройство для вычисления обратной величины, содержащее два счетчика, две группы элементов И, блок памяти, накапливающий сумматор, элементы И и ИЛИ, два блока задержки, блоки вычитания и умножения, причем вход устройства соединен со счетным входом первого триггера первого счетчика, у которого выход последнего триггера соединен с входом первого блока задержки и первым входом элемента И, а информационные выходы триггеров счетчика соединены с одноименными входами первой группы элементов И, выходы которых соединены с первой группой одноименных входов накапливающего сумматора, вторая группа входов которого соединена с одноименными информационными выходами второй группы элементов И, информационные входы которой соединены с одноименными выходами триггеров второго счетчика; выход первого блока задержки соединен с входом блока памяти, выход кото486318 Составитель В. Тю едактор И, Грузова Текред М. Семенов орре. тор А. Дзесов Тираж 679комитета Совета Мииистробретений и открытийРаушская наб., д. 4,5 ПодписноСР Типография, п Сапунова,рого соединен с вторым входом элемента И; выход элемента И соедин н с п,вь 1входом блока умножения, второи вход которого соединен с управляющими входами первой группы элементов И, счетным входом первого триггера второго счетчика и выходом блока вычитания; выход блока умножения соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом последнего триггера накапливающего сумматора, а выход - с первым входом блока вычитания, второй вход которого соединен с выЗаказ 141/2 Изд. Лв 1881ЦНИИПИ Государствеиногпо делам изоМосква, )11(-35 ходом второго блока задержки, вход которого соеицсн с управляющими входами второй группы элементов И, о т л и ч а ю щ е е с я тем, что, с целью увеличения точности, в него введены дополнительный элемент И и триггер, причем первый вход дополнительного элемента И соединен с входом устройства, второй вход - с выходом блока памяти, а вы. ход - со счетным входом триггера и входом второго блока задержки; выход триггера соедццен со счетным входом первого триггера накапливающего сумматора.