Устройство для перевода чисел из системы остаточных классов в полиадическую

Союз Советских Социалистических Республик61) Дополнительное к авт, свид-ву22) Заявлено 05.01.77 (21) 2439064/18-24 1) М. Кл.з б 06 Г 5/О вкисоединением Государственный комитет Совета Министров СССР по делам изобретений рит(43) Опу (45) Дат крытни сания 21.04.78 бликовани(72) Авторы изобретения факторович и 1 О. Д. Полисский Заявитель учно-исследовательскии и опытно-конструктор автоматизации черной металлургии гстит(54) УСТРОЙСТВО ДЛЯ ПЕРЕВОДА ЧИСЕЛ ИЗ СИСТЕМЬ ОСТАТОЧНЫХ КЛАССОВ В ПОЛИАДИЧЕСКУЮ2 При описанш; работыются следующие обозн системы счисления; Р= 30 стройсчення: использу, - модули и О, 1,"диапазо Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах автоматики и ЭВМ, работающих в системс остаточных классов.Известно устройство для перевода чисел из системы остаточных классов (СОК) в полнаднчсскую, содержащее входной и выходной регистры, логические блоки и пирамиду матрщ 1).Однако такое устройство имеет, недостаток, заклочающийся в его сложности.ИзвесНо акже наиболее близкое ю технической сущности к изобретению устройство для перевода чисел из системы остаточных классов в полиаднческую, содержащее входной регистр, выход первого разряда которого соединен с входом первого разряда выходного регистра, блок хранения констант, сумматоры по одному на каждый разряд выходного регистра, кроме первого; выходы сумматоров соединены с входами соответствующих разрядов выходного регистра 2.Недостатком его является сложность построения блока хранения констант, содержал(п - 1)щего чисел, где л - число оснований2систем ы остаточ ных кл ассов.Цель изобретения - упрощение устройства.Это достигается тем, что в него введены преобразователи прямого кода в дополнительны код н дешифраторы по одному на каждыи разряд Выходного регистра, кроме первого, оло.) множення по одному на каждый разряд Выходного регистра, кроме первого и 5 Второго. Выходы блоков у множсния подключ,.ны к срвы Входам соответствуОщх преобразователей прямо о кода В дополнитель,ныи код, Вторые Входы которы.; соединены с выло ох ервого разряда, входного регистра, 10 а выходы преооразователей прямого кода вдо 1 Олнн 1 сльный код - к перВым Входам соотвстству ющнх дсшнфраторов, ьторые входы которых соединены с выходамн соответствующих разрядов Вход 1 Ого регистра. Выходы дс шифраторов соедшсны с входамн сумматоров,вы. од сумматора каждого разряда - с первыхн входамн блоков умножения последующих разрядов, вторые входы которы.; связаны с выходами блока хранения констант.20 Схема устройства представлена на чертеже,Она содержит входной регистр 1, преобразователи 2 прямого кода в дополнительный код, дсшнфраторы 3, сумматоры 4, блоки 5 умножения, О;ок О хранш 1 н 51 констанг, Выход ной регистр 7.( - 1, - 1 Р -- р, Р Ра Рт - + д ) гпо(1 Р 1 Р 1, РаР, 2) Устройство работает следующим образом.Код числа Л, для которого необходимо выработать полиадическос представление, при-;30 нимастся на входной регистр 1, Значения ага с выходов своих разрядов входного регистра 1 подаются на вхо 1 своего дсшифратора 3. Результат дешифрации,псрезаписывастся в свои сумматоры 4. ОдновремонИо с 3) этим значение а перезаписывается в свой разряд выходного,регистра 7 и поступает на вход преобразователей 2 в дополнительный код, после чего значсшс Р, - а 1 также попадает на вход дешпрраторов 3. Результаты пер,. Бой и второй дешифрации подсуммпруются в сумматорах 4, на Выходе сумматора 4, соответствующсго моду;по Рг, появляется значение Рг, которос псрезаписывастся в свой разряд выходного регистра 7 и поступает на вход 1) блоков 5 умножения, где осуществляется умножение(ЗаР,) птос 1 РаР,) п 1 ос 1 Р 4, (11 аР,) птах Р,Значения нропзвсдсний преобразуются з идополнитсльный код в преобразователях 2,5,мпожаются на коНстянты 1иОй Р, -- под Р,1Р 1 а (РРаР;. 1) представления чисел в СОК; а, - представление числа А в СОК, где а 1 наименьший полоЛжительный остаток от деления - ; р; - циф 1ра числа А Б полиадической системе счисле нвя.Особенностью реализованного в устройстве алгоритма перевода числа из системы остаточных классов в,полиадичсскую является то, что вводится константа, одинаковая для всех 10 мод лей (Р) Тпо 1 Рг = Р 1 птос 1 Рз:=Р,) 1 пос 1 Р, и для некогорых систем модулей Р РгР,) гпос 1 Р,Р РгР:) гпоо Рс малыми модулями Р РгР, и большимп модулями Р 1, Р 1 КР, где Р РгР)(Р 1( Р,(Р;,( Р.Тогда целое положительное число А из диапазона 0, Р может быть представлано в полиадичсской системс счисления в видеА= а +1 а Р +аР, Ра+" р. Р, Р. "Р -1 а где Б дешифраторах 3 и записываются з сумматорь 4.112 выходе сумматора 4, соответствующего модулю Ръ появляется значение рз, которое перезаписывастся в свой разряд выходного регистра 7 и Б блоки 5 умножения. Процесс продол)кается до определения всех значений 1); полпадического представления числа А.Применение предложенного устройства позволяет упростить исполнение преобразователя из стСтеъ 1 ы остаточных классов в полиа,Ичсс 11) 10 за сСт ) мсп 1 Н 1 сп 1151 0,111 Ссгва 1.Я)ь 1 х констант.Формул а изобр стснияУстройство Для перевода чисел из системы ОС 1210 чных классов з полиадическ)ю, содср)21 цсс входной регистр, выход первого разряда второго соединен с входом первого разряда Выходного регистра, блок хранения констан 1, сумматоры по одному на каждый разряд Выходного регистра, кроме первого, выходы сумматоров соедипены с входами соответствующих,разрядов выходного регистра, отл и ч а ю щ с е с я тем, что, с цель 0 упрощения ) стройства, ь него введены преобразователи )рямого ода Б дополнительный код и дсшифраторы по одному на каждый разряд выход Ого рсгистра, роме перво 0, блоки ) множе;Ия по Одному на каждый разряд выходного ре 1 истра, кроме первого и второго, Выходы ОЛОКО:1 УМНОЖСНИЯ СОЕД 11 ПСНЫ С ПСРВЫЪИ ВХО- дам соотВстс 1 Бу 10 щ:х 11)СООразОВателей прямо О ко,а в доно)Нит слш 1 ый код, вторые Входы которых сосдш 1 сны с Выходом первого разряда входного;)сгистра, Выходы преобра 1 оьас;1 сй пр 51 м 010 код 2 В дополнптсльный код состинень 1 с псрвым;1 Входами соответсгз)ющих дсшпфря оров, вторые входы которых сОсдппспы с БыОДЯ 111 соответс Б)1 Ощих рг 3 рядов Бх)д 1010 рсгис)ра, 2 ьыходы дсшпфря ОРОЕ СОСДИНС 1 Ы С ВХОДЯ)1 И С)Х 1)121 ОРОВ, ВХОД с)мматОра 11 яжд 010 разр 5 да сосд 111 ен с пер ЗЫЛ ЗХОД 11 М 11 ОЛОКОВ )МНО)КЕНИЯ ПОСЛЕДЮ щих разрядов, вторыс входы которых соеди 11 снь: . Бь 1 ходами блока хранения констант,11 сочи ии из фойер маци и,прапятыс во внимание при экспертизе1. авторское свидетельство СССР ЛЪ 239660, кл, С 061) 5/02, 1968.2. Лвт)рскос свпдссльство СС 1 Лг 32 Я 48, кл.061 5,02, 1969.605209 Редактор И, Грузова Заказ 519/1 Б Изд. М 395 Тираж 841 НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5