Дешифратор команд

Союз СоветскихСоциалистицескихРеспублик Оп ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИД 6 ИЛЬСТВУ) Заявле М. Кл.4 06 Р 5/О с присоединени заявкиосударственныи комитетСаввтв Министров СССРпо делам изаоретенийи открытий 3) При тет(088,8) иков 45) Дата опубликования описания 35.03 Ивенский ц В. В, Пономарев 2) Авторы изобретения) Заявитель 4) ИЕШИФРАТ МАН Изобретение относится к вычислительной технике и может быть использовано для дешифрации информации в командных линия связи.Известен дешифратор двоичной информации, содержаший генератор хронирующиимпульсов, устройство син:ронизации и специальное устройство для разрешения неопределенности фаз хроцизатора 1.Недостатком этого устройства является наличие блока автономнои синхронизации ц фазцрования.Наиболее близким теническим решением к предлагаемому изобретению является дешифратор команд, содержащий регистр сдвига, элементы И, ИЛИ, триггеры, дешифратор и реле времени, причем выходы разрядов регистра сдвига подключены к первым водам соответствующих элементов И, вторые входы элементов И четных разрядов подключены к единичному информационному воду четных разрядов, а вторые входы элементов Й нечетцыразрядов - к единичному информационному входу нечетных разрядов, выходы элементов И подключены к единичным входам соответствующих триггеров, выходы триггеров к соответствуюшим входам дешифратора, выходы которого являются выходами дешифратора команд 2 . оНедостатком этого устройства является невысокая достоверность переданной информации из-за невозможности приема команд ц старт - стопном режиме с сравнением переданного и отквитцрованного кодов, а также отсутствие кодового разделения информации, передаваемой по одному каналу связи в несколько адресов.Целью изобретения является повышение цадежцостц дешифратора и расширение его функ ццональных возможностей.О Поставленная пель достигается тем, ггодешифратор содержит логический блок приема стартовы посылок, логический блок прце,.а посылок исполнения, логический блок формц ровацця сигнала исполнения, причем нулевой ц единичный информационные входы чстны разрядов подключены соответственно к первому и второму водам блока приема стартовых посылок, а также первого элемента ИЛИ, нулевой и единичный информационные входы нечетных разрядов - соответственно к пер; вому и второму входам блока приема посылокисполнения. а также второго элемента ИЛИ, вы:од второго элемента ИЛИ подключець и первому установочномвходблока приема стартовыпосылок и первому синхронизируюгцему входу регистра сдвига, выход первого гь элемента ИЛИ подключен к первому установочному входу блока приема посылок исполнения и второму синхронизирующему входу регистра сдвига, выход блока приема стартовыхпосылок подключен к управляющему входу регистра сдвига, выход блока приема посылокисполнения - к первому входу блока форми 5рования сигнала и .:полнения, второй вход кс-орого подключен к Выходу последнего разрядарегистра сдвига, первый выход блока формирования сигнала исполнения подключен к управляющему входу дешифратора и к входуреле времени, второй выход блока формирования сигнала исполнения и выход реле временирез третий элемент ИЛИ подключены к вторым установочным входам блоков приема стартовых посылок и посылок исполнения, а также к первому входу четвертого элемента ИЛИ,второй вход которого подключен к выходу установочного сигнала с блока приема стартовыхпосылок, а выход этого элемента ИЛИ подключен к установочному входу регистра сдвигаи нулевым входам триггеров.На чертеже представлена схема дешифратора команд, соответствующая устройству дляадресного приема 256 команд, передаваемыхчтырехсимвольным кодом.Дешифратор команд содержит нулевойвход 1 четных разрядов кода, единичный вход 2че гных разрядов, нулевой вход 3 нечетныхразрядов кода, единичный вход 4 нечетныхразрядов, регистр 5 сдвига, элементы И 6 - 14,элементы ИЛИ 15 - 18, триггеры 19 - 27, дешифратор 28, реле 29 времени, логическийблок 30 приема стартовых посылок, логичес- з 0кий блок 31 приема посылок исполнения, логический блок 32 формирования сигнала исполнения.Дешифратор команд работает следующимобразом.Каждая команда передается двенадцатью Мкодовыми посылками, назначение которых ипринадлежность к символам приведены в таблице. При этом пары символов для передачинечетных бит кода команды обозначены буквой А (1 А и ОА), два других символа дгнпередачи четных бит кода команды - буквой Б (1 Б и ОБ)Стартовая кодовая группа посылок включает дешифратор команд: последовательностью 1 Б - ОБ включается первый дешифратор, ОБ - 1 Б - второй. Восемь последующих 45посылок передаются с чередованием символов А и Б, при этом их числовое значениесоответствует двоичному коду команды. Одиннадцатая посылка служит для передачи разряда проверки на четность, если число единицвосьми информационных разрядов четно, то 0эта посылка передается символом ОА, еслинечетно - символом 1 А. Последняя двенадцатая посылка разрешает исполнение команды (запись информации). Эта посылка принадлежит к группе символов А, но числовоезначение ее обратно по отношению к одиннадцатой посылке, и выдается на дешифраторпри поразрядном совпадении переданного донее кода с кодом квитанции,Информация поступает на четыре входа:символы ОБ на нулевой вход 1 четных разря- б 0 дов кода, 1 Б на единичный вход 2 четных разрядов, ОА на нулевой вход 3 нечетных разрядов кода, 1 А на единичный вход 4 нечет ых разрядов. Первая стартовая посылка поступает на вход логического блока 30 приема етартоых посылок, где запоминается; при появлении на втором входе блока 30 следующей (второй) стартовой посылки - непосредственно за первой - с выхода блока 30 выдается установочный сигнал, поступающий через элемент ИЛИ 18 на установочный вход регистра 5 и нулевые входы триггеров 19 - 27. В это же время и до конца приема команды на управляющий вход регистра 5 подается пусковой сигнал, разрешающий прием регистром тактовых последовательностей А и Б (такт 1 и такт 2).Если после первой стартовой посылки еле. дует посылка индекса А (при сбое кода), то на установочный вход блока 30 поступит с выхода элемента ИЛИ 16 сигнал, отменяющий запоминание первой стартовой посылки; при этом с приемом второй стартовой посылки блок 30 выходные сигналы не выдает.Пусковой сигнал с блока 30 отсутствует и в том случае, если информация предназначена для второго адреса. Тогда на данный дец.ифратор команд вначале поступит вторая стартовая посылка, которая запретит прием следующей посылки старта.С приемом первой посылки символа А (первый разряд кода команды) через элемент ИЛИ 16 на первый синхронизируюший вход регистра сдвига поступает сигналтакт 1, после которого на первом выходе регистра сдвига 5 появляется сигнал, поступающий на первый вход элемента И 10 нечетного (первого) разряда. Если первый разряд имеет значение единицы (посылка 1 А), то на выходе элемента И 1 О появится сигнал единицы, который поступит на единичный вход триггера 19 (фиксация первого разряда кода команды); если посылка первого разряда имеет нулевое значение (ОА), то триггер 19 останется в нулевом состоянии. Кроме того, посылки символов А: (как единичного значения 1 А, так и нулевого - ОА) запоминаются в блоке 31 приема посылок исполнения; этот блок принимает исходное состояние с приходом любой посылки четного разряда (1 Б или ОБ) с элемента ИЛИ 15.Вторая разрядная посылка кода команды (с имвол Б), сформировавшись элементом ИЛИ 15 в посылку такт 2, произведет сдвиг регистра 5 (при этом появится сигнал на втором выходе регистра). Если значение второй разрядной посылки кода - 1 Б, то на выходе элемента И 6 четного (второго) разряда появится сигнал и триггер 20 зафиксирует наличие единицы во втором разряде кода команды. Одновременно вторая разрядная посылка (и всех четных разрядов кола) будет поступать на вход логического блока 30 приема стартовых посылок и зацоминаться в нем; однако следующие за ними посылки нечетных разрядов (с индексом А) через элемент ИЛИ 6 будут возвращать блок 30 в исходное состояние.599262 мощью дешифратора 28 преобразуется в выходную информацию устройства. Из выходов дешифратора 28 используются только те, которые соответствуют четному коду.5 При любом одиночном сбое кода ни один пзиспользуемых выходов дешифратора не возбуждается. Если на вход блока 32 поступает сигнал с выхода блока 31, по отсутствует сигнал с последнего (девятого) выхода регйстра 5 сдвига (что происходит при сбое кода), то команда не выдается, а появится сигнал на втором выходе блока 32, который через те же элементы ИЛИ 17, 18 вернет дешифратор команд в исходное положение.Следовательно, команда не будет испол нена, если не соблюдается соответствие принятого кода заданной структуре, то есть если вместо чередования индексов А и Б в одном из разрядов кода запишутся в любой последовательности посылки одного буквенного индекса.Применение предлагаемого дешифратора команд с использованием квитирования кода обес - печивает повышение достоверности передачи ннрормации на четыре порядка в ооьектах дальних радиолиний связи (протяженностью до 300 тыс. км. и более) и адресное разделение информации, позволяющее передавать достоверную информацию по одному каналу связи в несколько адресов. Буквенные значения Назначс-епосылокпосылки кода 1 2 3 4 5 6 7 8 9 10 Б Б А Б А Б А Б А Б А Адрес старт Восемь информацио:;ниах разрядов кода Разряд проверкина четностьИсполнение команды 12 Формула изобретенияДешифратор команд, содержащий регистр сдвига, элементы И, ИЛИ, триггеры, дешифратор и реле времени, причем выходы разрядов регистра сдвига подключены к первым входам соответствующих элементов И, вторые входы элементов И четных разрядов подключены в к,единичному информационному входу четных разрядов, а вторые входы элементов И нечетных разрядов - к единичному информационному входу нечетных разрядов, выходы элементов И подключены к единичным входам ы соответствующих триггеров, выходы триггеров к соответствующим входам дешифратора, выходы которого являются выходами дешифратора команд, отличающийся тем, что, с целью повышения надежности дешифратора и расширения его функциональных возможностей, 6 о Аналогичным образом остальными разрядными посылками кода (см. таблицу) будет производиться сдвиг регистра 5 и фиксация следующих разрядов кода команды. Одиннадцатая и двенадцатая посылки кода 1 символов А) запоминаются блоком 31. С приемом двенадцатой посылки (исполняющей команду) на выходе блока 31 появляется сигнал, который поступает на вход логического блока 32 формирования сигнала исполнения; если одновременно на втором входе блока 32 присутствует сигналс последнего (девятого) выхода регистра 5, то на первом выходе блока 32 появляется сигнал исполнения команды, который подается на управляющий вход дешифратора 28, обеспечивая его запитку, и на реле времени 29,На выходе реле 29 с необходимым запаздыванием образуется сигнал, который, пройдя через элемент ИЛИ 17, поступает на вторые установочные входы блоков 30, 31, возвращая их в исходное состояние. Кроме того, выходной сигнал с элемента ИЛИ 17 проходит через элемент ИЛИ 18 и устанавливает в исходное состояние регистр сдвига и триггеры, прекращая тем самым выдачу команды.Таким образом, если структура кода, поступающего на дешифратор команд, соответствует таблице, то на триггерах 19 - 27 будет зафиксирован принятый код, который с поон содержит логический блок приема стартовых посылок, логический блок приема посылок исполнения, логический блок формирования сигнала исполнения, причем нулевой и единичный информационные входы четных разрядов подключены соответственно к первому и второму входам блока приема стартовых посылок, а также первого элемента ИЛИ, нулевой и единичный информационные входы нечетных разрядов - соответственно к первому и второму входам блока приема посылок исполнения, а также второго элемента ИЛИ, выход второго элемента ИЛИ подключен к первому установочному входу блока приема стартовых посылок и первому синхронизируюшему входу регистра сдвига, выход первого элемента ИЛИ подключен к первому установочному входу блока приема посылок исполнения и второСоставитель В. БайковТехред О. Луговая Корректор т. Гриценко Тираж 82 о Подписное Редактор И. ХлудоваЗаказ 1414138 1 ЬЬИИПИ Гос)дарствсииоо комнтса Совета Миинсгров СССР но аслам изоОретсыий и открыть 113 П 35, Мо кви, Ж, Ра) инская ии . д. 4,5 Филиал 1111 11 итент, г. Ужгород, у. 1 роектная, 4сп ц х )Оцизи ь)Ук)ц 1 емъ Входм Реи с ГРЯ сиа, ВЫХОД ОЛОКЯ ПРПСМЯ СТЯРТОГ)Ычь:;Ок подклОчен к Гравл 511 оецех ВХО1)егистра сдвига, вьход блока рие;:1 1 Осыло Псполцснпя - " к цс 1)ВОму входт ,х Г)ка формГровани 51 сигнала исполпени 51, Вторс)1 ВХОД КОтОрОГО ПО,.К,ПОЧЕН К ВЫХОду ПОСПХ 1- ц 10 разряда регистра сдв га, первый цых)д иОка формирования сигнала исполнения 0).1- . ючп к угьравляюшеху входу дешцфраторак Вхду 1)ег 1 е Времени, Борой ВыхОд Олок 1 фОьрмпровапця сигнала цсГ 10 лцени 51 и ВьХоу реле времени через третий элемент ИЛИ подкгпоьены к Вторым мстацовочцым Входам Олокон риема стартовых посылок и посылок исПОзьцеция, а также к перВому Входу четве)того элемента ИЛИ, Второй вход котор)го цо;1- кг 1 к)чец к вь.Ходт мстановочного сцгпага с бл- ка приема стартОвых пОсылОк, я Выход этоГо элемента И.Г 1 И подключен к устаи) Во 1 Иму ВХ)ДУ РЕГИСтРа СДВИГа И НУЛЕВЫМ В Л,Д 1 тРЦГ- ( Р ( ) В .Источники информации, прицятые во Впцмание при экспертизе:1. Патент США "хо 3361973, кл. 328 в . 30,968.2. Патент франции ЛЪ 2.070.655, к)п 6 06 1) 7,38, 1971,