Устройство для выполнения операции потенциирования с плавающей запятой
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
) М. Кл.з 6 06 22) Заявлено цсппсм заявкис прпсосд3) Приорптс Государственный комите Совета Министров ССС по делам изобретений публпковапо 5,09,77(088,8) открытии Дата очублик ания описания 28.09. 172) Авторыизобретения(71) Заявитель В, Д. Байков и В, В. Пикулинский ордена Ленина электротехнический инстит им. В, И. Ульянова 1 Ленина) 1 еци(54) УСТРОЙСТВО ДЛЯ ВЬ 1 ПОЛНЕНИЯ ОПЕРАЦИИ ПОТЕНЦИРОВАНИЯ С ПЛАВА 1 О 1 ЦЕЙ ЗАПЯТОЙя повышение ие б стро(ейгаемое ) р ядкс го сольпо,го ум сита входом предл ака и ументакотор полнит ка ар ом со Изобретение относ)пся к области вычислительной техники и может быть использовано и ЦВМ, раб)отаоцпх в позиционной системе счисления с плавающей запятой.Известно устройство для выполнения операции потспцированпя, содержащее триггер знака аргумента, постоянный запоминающий блок, счетчик адреса, сумматор аргумента и сумматор результата, дополнительный регистр сдвига и основной регистр сдвига, регистр артумента и регистр результата 11.К недостаткам такого устройства относятся узкий диапазон изменения аргумента, высокая погрешность, оольшце затраты оборудования, е Так)кс то, что аргу 1 ецт г)с мохкет оыть отрицательной величиной.Наиболее близким к данному изобретению является устройство для потенцирования, содержащее триггер знака аргумента, счетчик адреса, сумматор аргумента и сумматор результата, постояцый запо)ппао)цпй олок, дополнительный регистр сдвига и основной рсгистр сдвига, регистр аргумечта и регистр ре. зультата, выход которого соединен с первым входом сумматора рсзультата, выходом устройства и входом основного регистра сдвига, выход которого соединен со вторым входом сумматора результата, выход которого соединен со входом регистра результата, второй вход которого соединен с шиной ввода исходного числа, выход регистра аргумента соеди,нен с первым входом сумматора аргумента и входом дополнительного регистра сдвига, выход которого соединен со входом регистра аргумента и со вторым входом сумматора аргу.5 мента, выход которого соединен со входом рсистра аргумента, второй вход которого сосдппсп с шиной ввода аргумента и с входом трштера знака аргумента, выход котороо сосдпнсп с дополшпельными в. одами сумматора 10 аргумента и сумматора результата, а также спервым входом постоянного запомшающего блока, второй вход которого соединен с выходом счетчика адреса, а выход сосдпцеп со ворым входом сумматора аргумента 2.15 Недостатками такого устройства являютсявозможность оперирования только с числами с фиксированной запятой ( - 1(х(+1) и низкая точность вычислений, большой объем запоминающего блока и недостаточное быст родействие. Целью пзооретения являстс точности, упрощение и увеличен ствия устройства. 25 Это достигается тем, что в устройство введены триггер з аргумента, регистр порядка арг гистр порядка результата, вход единен со вторьм выходом до ЗО регистра сдвита, регистр поряд соединен своим первым выходсчетчика адреса, а вторым выходом - со .вхо. дом трипгера знака порядка аргумента, второй вход которого соединен с шннои ввода аргумента.На чертеже показано предлагаемое устройство.Устройство содержит регистр аргумента 1, регистр результата 2, основной регистр сдви. га 3, дополнительный регистр сдвига 4, сумматор аргумента 5, сумматор результата б, триггер знака аргумента 7, постоянный запоминающий блок 8, счетчик адреса 9, регистр порядка аргумента 10, регистр порядка результата 11, триггер знака порядка аргумента 12, шину ввода знака порядка аргумента 13, шину ввода аргумента 14, шину ввода исходното числа 15, выходную шину 1 б,Устройство работает следующим образом, В начале выполнения операции в регистр аргумента 1, регистр порядка аргумента 10, в триггер знака аргумента 7 и триггер знака порядка аргумента 12 заносится аргумент Х в форме с плавающей запятой по шинам 13 и 14. В зависимости от содержимого триггера знака порядка аргумента 12 формнрустся порядок функции в регистре порядка результата 11.При положительном значении в триггере 12 порядок результата равен целой части аргумента Х. Для этого аргумент передается вначале из регистра 4, а затем содержимое старших разрядов аргумента из регистра 4 в регистр 11. В случае, если значение в тритгере 12 отрицательно, то целая часть аргумента равна нулю, регистр 2 остается в нулевом состоянии, а в счетчик 9 передается содержимое регистра 10.Затем в регистр 2 заносится число 0,5 по шине 15, а в регистр 1 из регистра 4 передается сдвинутое значение аргумента. На каждом шаге итерационного процесса производится выборка очередной константы 1 од,(1+2 - ) или 1 од(1 - 2 - ) из блока 8 в соответствии с со. держанием счетчика 9 -и со знаком триггера 7 - д;, сложением ее с текущим значением регистра 1 в сумматоре 5, и одновременно с этим в сумматоре б в зависимости от содержимого триггера 7 выполняется сложение или вычитание регистра 2 со сдвинутым значением из регистра 3, После того, как содержимое счетчика 9 станет больше и/2 вместо констант 1 о 2 (1+ 2 - ) используются величины +.2 -в соответствии с 1, которые образуются сдвигом вправо в регистр 4. В конце операции ее результат выводится по шине 1 б,Таким образом, предлагаемое устройство увеличивает точность вычислений за счет значительного расширения диапазона чисел, упрощает устройство за счет сокращения в два раза требуемого числа констант и увеличивает быстродействие за счет сокращения числа итераций.Увеличение точности работы устройства достигается за счет расширения диапазона чисел. 15 20 30 35 40 45 511 60 65 Использование в работе соотношения в внде(112 - с)2 - с при с-. п(2 позволяет хранить в постоянном запоминающем блоке константы вида о 1,(1+ +2 - ) и 1 од(1 - 2 - ) только дляот 1 до гг/2, т. е. всего п констант, вместо 2 п констант.Увеличение быстродействия достигается за счет того, что начальный номер итерации за. висит от величины порядка аргумента, В прототипе количество итераций нс зависит от аргумента. Формула изобретенияУстройство для выполнения операции по. тенцирования с плавающей запятой, содержащее тритгер знака аргумента, постоянный запоминающий блок, счетчик адреса, сумматор аргумента и сумматор результата, дополнительный регистр сдвига и основной регистр сдвига, регистр аргумента и регистр результата, выход которого соединен с первым входом сумматора результата, выходом устройства и входом основного регистра сдвига, выход которого соединен со вторым входом сумматора результата, выход которого соединен сс входом регистра результата, второй вход ко. торого соединен с шиной ввода исходного чис. ла, выход регистра аргумента соединен с пер. вым входом сумматора аргумента и входом дополнительного регистра сдвига, выход которого соединен со входом регистра аргумента и со вторым входом сумматора аргумента, вы ход которото соединен со входом регистра ар гумента, второй вход которого соединен с ши. ной ввода аргумента и с входом триггера знака аргумента, выход которого соединен с до. полнительными входами сумматора аргумента и сумматора результата, а такхке с первым входом постоянного запомина 1 ощего блока, второй вход которого соединен с выходом счетчика адреса, а выход соединен со входом сумматора аргумента, о т л и ч а ю щ е е с я тем, что, с целью повышения точности, упрощения и увеличения быстродействия устройства, в него введены тритгер знака порядка аргумента, регистр порядка аргумента и регистр порядка результата, вход которото соединен со вторым выходом дополнительного регистра сдвига, регистр порядка артумента соединен своим первым выходом со входом счетчика адреса, а вторым выходом - со входом тригге. ра знака порядка аргумента, второй вход которо)го соединен с шиной ввода аргумента,Источники информации, принятые во внимание при экспертизе1. Авторское свидетельство СССР365703, кл. 6 Обг 5/02, 19 б 8,2. Оранский А. М., Рейхеноерг А. Л., Шевченко Р. А. Быстродействующий итерационный метод логарифмирования н потенцирования, Вестник Белорусского Государственного университета им. В, И. Ленина, сер, 1,1, 1972 с, 24 - 30.572780 Составитель В, Кривегоаменская Техред М, Семенов Корректор Л. Денис Редактор аказ 2092/1 Поди искоР шиотрффи, ир, Сапунова, 2 Изд.,ха 7450 Государственного комитета Сове по делам изобретений и о 113035, Москва, Ж, Раугиска ирака 818а Министровкрытийя иаб., д, 4/5
СмотретьЗаявка
2142586, 09.06.1975
ЛЕНИНГРАДСКИЙ ОРДЕНА ЛЕНИНА ЭЛЕКТРОТЕХНИЧЕСКИЙ ИНСТИТУТ ИМ. В. И. УЛЬЯНОВА
БАЙКОВ ВЛАДИМИР ДМИТРИЕВИЧ, ПИКУЛИН ВАСИЛИЙ ВАСИЛЬЕВИЧ
МПК / Метки
МПК: G06F 5/02
Метки: выполнения, запятой, операции, плавающей, потенциирования
Опубликовано: 15.09.1977
Код ссылки
<a href="https://patents.su/3-572780-ustrojjstvo-dlya-vypolneniya-operacii-potenciirovaniya-s-plavayushhejj-zapyatojj.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для выполнения операции потенциирования с плавающей запятой</a>
Предыдущий патент: Устройство для масштабно-временного преобразования сигналов
Следующий патент: Преобразователь двоично-десятичных чисел в двоичные
Случайный патент: Способ выделения сульфата никеля