Устройство для преобразования двоичного кода в двоично десятичношестидесятиричный код

ОПИСАН ИЗОБРЕТЕ Союз СоветскихСоциалистических Республикфф" Ф ВТОРСКОМУ СВИДЕТЕЛЬ(23) Приоритет -В цдарстввнныр намнтвавета Мнннстрав СССРо долам нзоорвтвннйн атнрытнй) Опубликова 0 3.7 8.Билл Дата опубликования описаии 72) )%вторы изобретенПРЕОБРАЗОВАНИЯ ДВОИЧНОГО КОДАЯТИЧНО-ШЕСТИДЕСЯТИРИЧНБЙ КОД к вы ости вои пре Изобретение относится чи тельной технике, в частнобразователям кодовИзвестные преобразователи двоичных кодов в двоично-десятично-шести десятиричные содержат двоичный, двоично-десятичный и корректирующий счетчики, дешифратор нуля и вентили (1).Недостатками таких преобразователей являются малое быстродействие и тО недостаточная точность преобразования,Наиболее близкое к предлагаемому изобретению устройство для преобразования двоичного кода в двоично-десятично-шестидесятиричный код содержит 15 входной регистр и тт -каскадов преобразования, каждый четный из которых содержит дешифраторы ( 2.Недостаток такого устройства - большая погрешность преобразования. 2С нелью повышения точности каждый-й: 1, 3, 5, 7 к -1) каскад преобразования содержит двухраэрядный двоичный сумматор и подключенный к его входу одноразрядный двонч-но-десятичный сумматор, выход первого (младшего) разряда входного регистра подключен ко входу мпадшего разряда двухразрядного д чного сумматора первого каскада образования и ко входам дешифратора второго каскада преобразования, выход второгоразряда входного регистра соединенс разрядными входами двухразрядногодвоичного сумматора и со входамидешифратора второго каскада, выход каждодого ) -го, начиная с третьего,разряда входного регистра подключен к разрядным входам двухразрядного двоичного сумматора и ко входу одноразрядного двоично-десятичного сумматора каждого ( + 2 ) -го каскадов преобразования, выходы переноса, старшего и младшего разрядов суммы двухраэрядного двоичного сумматора каждого -го каскадапреобразования соединенысоответственно со вторыми входами старшего и младшего разрядов двухраэрядного двоичного сумматора (т + 2 ) -го каскада преобразования и с первым входом дешифратора(т + 1)-го каскада преобразования, второй, третий и четвертый входитого же дешифратора соединены с выходами одноразрядного двоично-десятичного сумматора+ 2 ) -го каскадапреобразования, выходы дешифраторакаждого ( -го каскада преобразованияподключены ко входам одноразрядногЬдвоично-десятичного сумматора Щч 1) -гокаскада и входу дешифратора (т +2)-гокаскада преобразования, а выходы двух- разрядного двоичного сумматора (и -1)-го и выходы дешифраторов и -го каскада преобразования являются выходами устройства,5На чертеже дана функциональная схема предлагаемого устройства для преобразования двоичного хода в двоично-.десятично-шестидесятиричный код. Схема дана для преобразования пятираз 1 О рядного двоичного кода углового отсчета,Предлагаемое устройство содержит двухраэрядные двоичные сумматоры 1-4, одноразрядные двоично-десятичные сумматоры 5-.7, дешифраторы 8-14, входной регистр 15, 1-У 111 каскады.2011 ринцип действия устройства заключается в покаскадном суммировании максимального эквивалента преобразуемого угла (при значении соответствующего разряда двоичного кода, равном 25 единице) и сдвиге полученной суммы на один разряд вправо.Устройство преобразует пятираэрядный двоичный код угла при максимальном значении равном 360 30Функционирование двоично-десятичного сумматора заключается в суммировании числа 1 Ь к входному коду в случае, если число на входах сумматора больше 2 ( в коде 8, 4, 2 поскольку младший разряд на сумматор не заводится) и при а;: 1. В остальных случаях при э; : 1 ко входному числу добавляется 6. При а0 поступающее на сумматор число проходит через сумматор без изменений.Рассмотрим работу устройства при входном двоичном коде 11111. В этом случае со всех выходов регистра на устройство поступают единицы, причем на сумматор 1 поступают числа 01 и 11. Старшге два разряда числа с выходов сумматора 1 поступают на сумматор 2, на который подключен также выход третьего разряда регистра. Младший разряд суммы с выхода сумматора 1, а также первый и второй разряды регистра подключены на дешифратор 8. Таким образом, с выхода 1 каскада ( см. чертеж) пОступает код 100 1110/01 1000+ + 11 0110 - 180 + 360 . Полученный код сдвигается на один разряд вправо (делится на 2), корректируется дешифратором 8 и суммируется с 11 0110 (360), поступающим с третьего разря да регистра. Далее полученный код снова сдвигается (делится на 2), корректируется и поступает на следующие сумматоры и т,д, Таким образом, устройство производит следующее преобра эование входного двоичного кода в двоично-десятично-шестидесятиричныйу. + О 30где а; - равно нулю или единице.ПредЛагаемое устройство обладает высоким быстродействием, позволяет производить преобразование кодов с любой точностью при произвольнойф разрядности кода. Например, в известном устройстве для преобразования 15-разрядного кода в двоично-десятично-шестидесятиричный методом пересчета потребуется до 32000 тактов (импульсов) генератора, в течение каждого иэ которых должны сработать несколько каскадов логических элементов. В предлагаемом устройстве при таком преобразовании срабатывают порядка 20 каскадов логических элементов, т.е, скорость преобразования в десятки тысяч раз больше.Для преобразования кода другой разрядности упомянутые устройства должны быть полностью переделаны (должен быть изменен корректирующий счетчик и т,д.), В предлагаемом устройстве в этом случае в младшие разряды достаточно записать нули. Требуемая точность преобразования при этом обеспечивается необходимым количеством дешифраторов, и погрешность преобразования может быть как угодно малой.Формула изобретенияУстройство для преобразования двоичного кода в двоично-десятично-шестидесятиричный код, содержащее входной регистр и и каскадов преобразования, каждый четный из которых содержит дешифраторы, о т л и ч а ю щ е е с я тем, что, с целью повышения точности, каждый- й ( : 1, 3, 5, 7 л) каскад преобразования содержит двухразрядный двоичный сумматор и подключенный к его входу одноразрядныи двоично-десятичный сумматор, выход первого (младшего) разряда входного регистра подключен ко входу младшего разряда двухразрядного двоичного сумматора первого каскада преобразования и ко входам дешифратора второго каскада преобразования, выход второго разряда входного регистра соединен с разрядными входами двухразрядного двоичного сумматора и со входами дешифратора второго каскада, выход каждого-го, начиная с третьего, разряда входного регистра подключен к разрядным входам двухразрядного двоичного сумматора и ко входу одноразрядного двоично-десятичного сумматора826комитета Собретений иРаушская н ТиражГосударственногопо делам изо035, Москва, ЖПодписита Министкрытийд. 4/5 е,ров СССР лиал ППП Патент 4 Ужгород, ул . Проек каждого+ 2) -го каскадов преобразования, выходы переноса, старшего и младшего разрядов суммы двухразрядного двоичного сумматора каждого ) -го каскада преобразования соединены соот ветствечно со вторыми входами старшего и младшего разрядов двухразрядного двоичного сумматора ( ) + 2) -го каскада преобразования и с первым вхо- дом дешифратора . +1)-го каскада пре 30 образования, второй, третий и четвертый входы того же дешифратора соединены с выходами одноразряцного двоично в десятично сумматора ( +2)-го каскада преобразования, выходы дешиф 5 ратора каждого-го каскада преобразования подключены ко входам одноразрядного двоично-десятичного сумматора ( + 1)-го каскада и входу дешифратора+2) -го каскада преобразования, а выходы двухразрядного двоичного сумматора ( п - 1) - го и выходы дешифраторов п -го каскада преобразования являются выходами устройства.Источники информации, принятые во внимание при экспертизе:1. Авторское свидетельство СССР У 297960,кл,06 Р 5/02, 1968.2, Патент США М 3449555,кл.235-155, 1971.