Микропроцессор

оцесВ,В. Микротемах, М.прототип)Сташировых с РОЦЕССОР, содержакропрограмм, рерационный блок ого управлеоторого соедидом блока памяти ход и выход пере-ответственно к еноса операционуправления ком(54) (57) 1. МИКРОщий блок. памяти ми.гстр микрокоманди блок микропрогрния, адресный выхнен с адресным вхмикропрограмм, аноса подключены свыходу и.входу пеного блока, выход опе ммн д к СУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОЧЯРЫТИ".,:мутацией и выход микрокоманд блока памяти микропрограмм соединены соответственно со входом управления коммутацией блока микропрограммного управления и входом регистра микро- команд, первый, второй, третий и четвертый выходы которого подкУпочены соответственно ко входу дешифра" ции микроопераций и управляющему входу операционного блока, а также входу разрешения загрузки и входу управления режимом блока микропрограммного управления, причемвход данных операционного блока соединен со входом данных микропроцессора, о т л и ч а ю ш и й с я . тем, что, .с целью увеличения быстродействия, Е он содержит блок маскирования кода операции, вход данных которого подключен ко входу данных микропроцессора, выход соединен со входом кода операции блока микропрограммного управления, а вход управления маскированием подключен к пятому выходу регистра микрокоманд.1012266 2. Микропроцессор по и. 1, о т л и ч а ю щ и й с я тем, что блок .маскирования кода операции содержит дешифратор и элементы И, первые вхо. ды которых соединены со входом данных блока, вторые входы подключены к соответствующим выходам дешифратора, а выходы соединены с выходом блока, при этом вход дешифратора подключен ко входу управления маскированием блока..3, Микропроцессор по п. 1, о т л и .ч а ю .щ и й с я тем, что блок микропрограммного управления содержит коммутатор адреса, регистр команд, коммутатор состояний, регистр адреса микрокоманд и формирователи адреса микрокоманд, выходы которых соединены с адресным выходом блока,Изобретение относится к вычислительной технике и Может быть использовано в специализированных микро-ЭВМ для летательных аппаратов.Известны микропроцессоры, построенные на одной или нескольких больших интегральных схемах АБИС), использование которых обеспечивает малыегабариты и вес аппаратуры 1и 2.10Основными недостатками этих микропроцессоров является низкое быстродействие иограниченные вычислительные возможности, что затрудняет ихприменение в системах обработки дан 15ных для летательных аппаратов.Наиболее близким по технической сущности к изобретению является микропроцессор, который состоит из блока памяти микропрограмм,. блока центрального процессора, блока микропрограммного управления и регистра микрокоманд, Этот микропроцессор обладает достатОчно высокой скОРостью обработки информации и гибкостью применения за счет использования в нем микропрограммного управле-. ния 3.Однако при реализации в нем уни версальной системы команд, что характерно для бортовых систем обра ботки данных, из-за,ограниченных возможностей системы адресации микро- команд происходит усложнение управляющей микропрограммы и соответственно снижается быстродействие. Так, 35 например, для начального обращения к микропрограммам каждой команды используется непосредственная адреа выходы подключены к выходам регистра адреса микрокоманд, входы которого соединены с выходами коммутатора адреса, первый и второй входыкоммутатора состояний подключенысоответственно ко входу переносаи входу управления режимом блока, апервый ивторой выходы коммутаторасостояний соединены соответственнос выходом переноса блока и первымвходом коммутатора адреса, второй,третий, четвертый, пятый и шестойвходы которого подключены соответственно к выходу регистра команд, входу кода операции, входу разрешениязагрузки и входу управления комчутацией блока и выходам регистра адресамикрокоманд, причем вход регистракоманд соединен со входом операцииблока. сация по коду операции, при этом число разветвлений микропрограмм может быть равно только 4, 16 и 256. Отсутствие промежуточных значений числа разветвлений приводит к тому, что приходится повторять в некоторых микропрограммах общие части или же вводить дополнительные холостые микрокоманды, осуществляющие переход между отдельными частями микропрограмм. В первом случае увеличивается необходимый объем памятимикропрограмм, или же уменьшается количество реализуемых при ограничениях на объем памяти) микрокоманд, во втором случае понижается быстродействие по коротким операциям.Цель изобретения - уменьшение объема управляющей памяти микропрограмм и увеличение быстродействия.С этой целью в микропроцессор, содержащий блок памяти микропрограмм, регистр микрокоманд, операционный блок и блок микропрограммного управления, адресный выход которого соединен с адресным входом блока памяти микрОпрограмм, а вход и выход переноса подключены соответственно к выходу и входу переноса операционного блока, выход управления комйутацией и выход.микрокоманд блока памяти микропрограмм соединены соответственно со входом управления коммутацией блока микропрограммного управления и входом регистра микрокоманд, первый, второй,.третий и четвертый выходы которого подключены соответственно ко входу дешифрации6065 микроопераций и управляющему входу операционного блока, а также входу разрешения загрузки и входу управления режимом блока микропрограммного управления, причем вход данных операционного блока соединен со входом данных Микропроцессора, введен блок маскирования кода операции, вход данных которого подключен ко входу данных микропроцессора, выход соединен со входом кода операции блока микропрограммного управления а вход управления маскированием подключен к пятому выходу регистра микрокоманд.При этом блок маскирования кода операции содержит дешифратор и элементы И, первые-.входы . которых соединены со входом. данных блока, вто-. рые входы подюпочены к соответствующим выходам дешифратора, а выходы соединены,с. выходом блока, причем вход дешифратора подключен ко входу управления маскированием блока.Кроме того, блок микропрограммного управления содержит коммутатор адреса, регистр команд, коммутатор состояний, регистр адреса микрокоманд и Формирователи адреса микро- команд, выходы .которых соединены с адресным выходом блока, а входы подключены к выходам регистра адре-. са микрокоманд, входы которого соединены с выходами коммутатора адреса, первый и второй; входы коммутатора состояний подключены соответственно ко входу переноса и входу управления режимом блока, а первый и второй выходы коммутатора состояний соединены соответственно с выХодом переноса блока и первым вхо- дом коммутатора адреса, второй, ;третий, четвертый, пятый и шестой входы которого. подключены соответствейно к выходу регистра команд, входу кода операции, входу разрешения загрузки и входу управления коммутацией блока и выходам регистра адреса микрокоманд, причем вход регистра команд соединен со входом кода операции блока.На Фиг. 1 приведена структурная схема предложенного микропроцессора, на Фиг. 2 - структурная схема. блока микропрограммного управления; на . Фиг. 3 - пример выполнения одной процессорной БИС; на фиг. 4 - функциональная схема коммутатора состояний.Микропроцессор содержит блок 1 . памятимикропрограмм, регистр 2 микрокоманд, операционный блок 3, блок 4 микропрограммного управления и блок 5 маскировайия кода операции (фиг. 1)., Адресный выход блока 4 соединен с адресным входом блока 1,вход и выход переноса блока 4 подключены соответственно к выходу и входу переноса блока 3. Выход управления коммутацией и выход микрокоманд блока 1соединены соответственно со входом5управления коммутацией блока 4, входом регистра 2, Первый, второй, третий и четвертый выходы регистра 2подключены соответственно ко входудешифрации микроопераций и управляющему входу блока 3, а также вхо 10 ду разрешения загрузки и входу управления режимом блока 4. При этомвход данных блока 3 соединен со входом 6 данных микропроцессора, входданных блока 5 также подключен ко15 входу 6, выход блока 5 соединен совходом кода операции блока 4; авход управления маскированием блока5 подключен к пятому выходу регистра 2, Блок 5 содержит дешифратор 7и элементы И 8, первые входы которых соединены со входом данных .блока, вторые входы подключены к соответствующим выходам дешифратора 7,а выходы соединены с выходом блока. Вход дешифратора 7.подключенко входу управления маскированиемблока 5,Блок 4 микропрограммного управления выполнен в виде одной большойинтегральной схемы БИС),напримерсерии К 589фиг. 2). Блок 4 содер"жит коммутатор 9 адреса, регистр 10команд, в который записываются млад шие четыре разрядакода .операции,коммутатор 11 состояний, регистр 1235 адреса микрокоманд л формирователи13 и 14 адреса микрокоманд. Выходыформирователей 13 и 14 соединены садресным выходом блока 4; а входыподключены к выходам регистра 12,40 входы которого соединены с выходамикоммутатора 9. Первый и второй входыкоммутатора 11 подключены соответственно ко входу переноса и входууправления режимом блока 4, а первый и второй выходы коммутатора 11соединены соответственно с выходомпереноса блока 4 и первым входомкоммутатора 9. Второй, третий четРвертый, пятый и шестой входы коммутатора 9 подключены соответственнок выходу регистра 10, входу кодаоперации, входу разрешения загрузкии входу управления коммутацией блока4 и выходам регистра 12. Вход регистра 10 соединен со входом кода опецрции блока 4 Операционный блок 3 состоит из нескольких микропроцессорных секций, соединяемых параллельно, например двухразрядных процессорных"элементов К 589 ИК 01, Одна. процессорная БИС содержит выходной регистр 15, накапливающий регистр 16, сумматор 17, входные мультиплексоры 18 и 19, регистровую сверхоперативную память(фиг. 3).Коммутатор 11 состояний .содержит входной триггер 22, два хра-.нящих триггера 23 и 24 и два элемента И 25 ( Фиг.) 4 5На входы 26 и 27 блока 4 (фиг. 2)и далее на коммутатор 9 поступаютсоответственно управляющие сигналыУО-У 7 из блока 1. и сигналы КО-К 7из .блока 5. На вход 28 и далее на 10вход коммутатора 9 поступает сигналзагрузки микрокоманды РМ) из регистра 2. Кроме тоГо,. На вход 29коммутатора 9 с выходарегистра 12поступают сигналы МО-М 7, на вход 30 1сигналы Ф, С и Е с выхода коммутатора 11, а на вход 31 - сигналыРКО-РКЗ с выхода регистра 10. Выходкоммутатора 9 МКО-МА 8 через регистр12 и формирователи 13 и 14 соединен 20с выходом 32 блока 4 и адресным входом блока 1. Входы 33 и 34 блока 3.( фиг. 3) служат для передачи с регистра 2 кода микрооперации соответственно на входы дешифратора 21 и 2мультиплексора 19. На вход 35 поступает сигнал переноса иэ блока 4, который затем передается в сумматор17, Сигнал переноса с выхода переноса сумматора 17 поступает на вход36 блока 3. Вход 37 блока 3 используется для передачи данных со входамикропроцессора через мультиплексор 18 и сумматор 17. Сумматор 17выполнен по классической схеме иимеет два многоразрядных входа,соединенных с выходами мультиплексоров 18 и 19, через которые передаются данные со входа 6, из памяти20 и регистра 16,40Микропроцессор работает следующим образом.Микрокоманды, управляющие работой микропроцессора на каждом такте,хранятся в блоке 1 и считываются оттуда.45 на регистр 2. Адресная часть микро- команды, участвующая в формировании адреса следующей микрокоманды, поступает помимЬ регистра 2 через вход 26 блока 4 на вход коммутатора 9. Формирование адреса следуюЩей микро команды производится коммутатором 9 из семиразрядного входного кода, УО-Уб микрокоманды, адреса текущей микрокоманды МО-М 8, поступающей с выхода регистра 12 и кода состояния 55 триггеров коммутатора 11 сигналыФ, . С и 3) . Регистр 2 имеет несколько полей, коды которых задают режим работы блоков микропроцессора. Для .управления блоком 3 используются 60 коды с первого и второго выходов регистра 2, которые, поступают соответственйо на вход дешифратора 21 и мультиплексора 19. Код с третьего выхода регистра 2 управляет про цессом обмена информацией между бло.1 ком 4 и блоком 3 ( запись через вход переноса блока 4 в коммутатор 11 сигналов переноса иэ блока 3 и выдача сигналов с выхода коммутатора 11 на вход 35 блока 3). Блок 3 получает информацию со входа б микропроцессора через мультиплексор 18 и производит ее обработку в сумматоре 17. Результаты с выхода регистра 15 выдаются на выход данных блока 3 (не показан). В микропроцессоре используется метод конвейерной обработки информации, поэтому циклфвыполнения текущей микро- команды в блоке 3 совмещается с формированием адреса следующей микро- команды в блоке 4 и ее выборкой иэ блока 1 Для обращения к началу микропрограммы операции используется код операции КО-К 7, поступающий из внешней памяти команд на вход 6 и далее через блок 5 в блок 4. При наличии в микрокоманде сигнала загрузки ЗМ), поступающего с четвертого выхода регистра 2 через вход 28 блока 4 на вход коммутатора 9, формирование адреса следующей микрокоманды прОизводится только по коду операции. При этом количество разрядов, участвующих в формировании адреса, зависит от кода управления, поступающего с пятого выхода регистра 2 на вход дешифратора 7 блока 5. Так, при наличии сигнала, на первом выходе дешифратора 7 на вход коммутатора 9 блока 4 с элементов 8 блока. 5 поступают только шесть младших разрядов кода операции, а в двух старших устанавливаются принудительно "нули". Прй наличии сигнала на втором выходе дешифратора 7 наоборот, устанавливаются "нули" в шести младших разрядах кода операции. Таким образом, появляется возможность разветвления управляющей микропрограммы на двух уровняхна 4 направления и на 64 направленияа / что соответствует разветвлению по типу формирования исполнительного адреса и по количеству операций, не превышающих в данном случае 64. Весь блок маскирования при этом состоит йсего иэ трех микросхем - одной 133 КП 5 и двух 1 33 ЛИ 1. Для управляющего кода блока 5 могут быть использованы свободные кодовые комбинации других полей формата микрокоманды, что освободит от необходимости увеличения длины ячейки памяти и регистра микрокоманд.Предложенная схема образования разветвлений в комплексе управляющих микропрограмм обладает значительной гибкостью и широкими воэможностями. Так, изменяя число мас кируемых разрядов в двух группах,ябжцо получить разветвления . на 2и 128, 4 и 64, 8 и 32, 16 и 16 направлений; Изменяя же-число .группмаскируеьых разрядов, можно варьировать уровнями разветвлений, особенйо если группы сделать пересекаю.щимися. Для этого требуется доба вить всего одну-две микросхемы типа 133 ЛР 1. В этом случае появляетсявозможность организовать разветвления внутри Микропрограммы на любое.число, кратное двум, что позволяетпроизводить объединение общих частей,минимальных аппаратурных затратах . появляется возможность создания комплекса управляющих микропрограьФГзанимающих минимальный объем памятии обеспечивающих максимальмое быст-.5. родействие по коротким-операциям.При этом, объем памяти микропрограмМ,необходимый для .хранения 64 микропрограмм, сокращается по сравнениюс прототипом на 56 ячеек, что сос тавляет около 10,всего объема памяти, авремя выполненкя операциисложения уменьшается на .однй-дватакта.