Устройство дискретной обработки информации

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социапистичесиих- Ресяубпии в 976447(088,8) Опубликовано 23.11.82Бюллетень Ркт 43 по дедам изобретений и открытийДата опубликования описания 23 . 11.82(54) УСТРОЙСТВО ДИСКРЕТНОЙ ОБРАБОТКИ ИНФОРМАЦИИ 1Изобретение относится к автоматике и предназначено для преобразования кодовых информаций и другой обработки дискретной информации вычислительных систем и комплексов.Известны устройства преобразования информации, содержащие блоки ввода-вывода, аналого-цифрового преобразователя, формирования адресов и элементов ИЛИ, а также дешифратор и арифметико-логическое устройстто во 1 1. К недостаткам известного устройства относится наличие большого количества блоков и элементов и, вследствие этого, низкая надежность функционирования,Наиболее близким техническим решением к предлагаемому является устрой ство дискретной обработки информации содержащее блок ввода-вывода, первая группа информационных входов 2которого соединена с выходами блока аналого-цифрового преобразователя, вторая группа информационных входов подключена к выходам оперативного запоминающего устройства и первой группе информационных входов арифметико-логического устройства и группе информационных входов блока формирования адресов, управляющий вход соединен с первым выходом дешифратора, первая группа информационных выходов подключена к второй группе инфорыационных входов арифметикологического устройства и вторая группа информационных выходов подключена к выходным шинам, а дополнитель-, ный выход -к управляющему входу блока аналого-цифрового преобразователя, один из информационных входов которого соединен с входной шиной, а другие информационные входы ттодключены к выходам первого блока элементов ИЛИ и информационным входам оперативного запоминающего устрой 3 97614 ства, адресные выходы которого,соединены с выходами второго блока элементов.ИЛИ, а управляющий вход подключен к выходу элемента ИЛИ, первый вход которого соединен с вторым 3 выходом дешифратора, а второй вход подключен к выходу блока управления, первая группа выходов которого соединена с одноименной группой пер. вого блока элементов ИЛИ,в вторая 10 группа выходов - с первой группой входов второго блока элементов ИЛИ, вторая группа входов которого подключена к выходам блока формирования адресов, управляющие входы И которого соединены с первой группой выходов постоянного запоминающего устройства и первой группой управля- ющих входов арифметика-логического устройства, группа информационных 20 выходов которого соединена с второй группой входов первого блока элементов ИЛИ2.К недостаткам известного устройства относится низкая надежность 23 функционирования, вызванная наличием большого колйчества блоков и элементов.Целью изобретения является повышение надежности устройства дискрет ной обработки информации.Указанная цель достигается тем, что в устройство дискретной обработки информации содержащее блок вво 3 За-вывода, первая группа информационных входов которого соединена с выходами блока аналого-цифрового преобразователя, вторая группа информационных входов подключена к выходам40 оперативного запоминающего устройства и первой группе информационных вхо. дов арифметико-логического устройства и группе информационных вхо дов блока формирования адресов, уп 45 равляющий вход блока ввода-вывода соединен с первым выходом дешифратора, первая группа информационнных выходов блока ввода-вывода подключена к второй группе информационных входов арифметико-логического устрой ства, вторая группа информационных выходов подключена к выходным шинам а дополнительный выход - к управляющему входу блока аналого-цифрового преобразователя, один из информацион ных входов которого соединен с входной шиной, а другие информационные входы подключены, к выходам первого 7:4блока элементов ИЛИ и информационным входам оперативного запоминающего устройства, адресные входы которого соединены с выходами второго блока элементов ИЛИ, а управляющий вход подключен к выходу элемента ИЛИ, первый вход которого соединен с вторым выходом дешифратора а второй вход подключен к выходу блока управления, первая группа выходов которого соединена с одноименной группой входов первого блока элементов ИЛИ, а вторая ,группа выходов - с первой группой входов второго блока элементов ИЛИ, вторая группа входов которого подключена к выходам блока формирования адресов, управляющие входы которого соединены с первой группой выходов постоянного запоминающего устройства и первой группой уйравляющих входов арифметико-логического устройства, группа информационных выходов которого соединена с второй группой входов первого блока элементов ИЛИ, введены дополнительный блок управления, блок микропрограммного чправаения, дополнительный блок элементов ИЛИ и коммутатор, информационные входы которого соединены с первой группой информационных выходов блока ввода-вывода, управляющий вход подключен к третьему выходу дешифратора, а выходы со.динены с третьей группой входов первого блока элементов ИЛИ, при этом входы дешифратора подключены к второй группе выходов постоянного запоминающего устройства, третья группа выходов которого соединена с группой управляюших входов блока микоопоогоаммного управления, четвертая группа выходовс группой управляющих входов дополнительного блока управления, а входы подключены к выходам дополнительного блока элементов ИЛИ, первая группа входов которого соединены с третьей группой информационных выходов блока ввода-вывода, а вторая группа входов -, с первой группой выходов блока микропрограммного управения, вторая группа выходов которого подключена к второй группе уп;равляющих входов арифметика-логического устройства, дополнительный выход .которого соединен с управляющим входом блока микропрограммно-, го управления, информационные входы и управляющий вход которого соединены с выходами дополнительного блока управления, информационные входы которого подключены к выходам оперативного запоминающего устройства, при этом вторая группа входов допол" нительного блока элементов ИЛИ подключена к третьей группе информа" ционных выходов блока ввода-вывода.На чертеже представлена блок-схема устройства.Устройство содержит блок 1 ввода-вывода, первая группа информационных входов которого соединена с выходами блока 2 аналого-циФрового преобразователя, вторая группа информационных. входов подключена к выходам оперативного запоминающего устройства 3 и первой группе информационных входов арифметико-логического устройства 4 и группе информационных входов блока 5 формирования адресов, управляющий вход соединен с первым выходом дешифратора 6, первая группа информационных выходов подключена к второй группе информационных входов арифметико-логического устройства 4, вторая группа информационных выходов подключена к выходным шинам 7, а дополнительный выход - к управляющему входу блока 2 аналого-цифрого преобразователя, один из информационных входов которого соединен с входной шиной 8, а другие информационные входы подключены к выходам блока 9 элементов ИЛИ и информационным входам оператичного запоминающего устройства 3, адресные входы которого соединены с выходам. ми блока 10 элементов ИЛИ а управляющий вход подключен к выходу эле" мента ИЛИ 11, первый вход которого соединен с вторым выходом дешифратора 6, а второй подключен к выходу блока 12 управления, первая группа выходов которого соединена с одноименной группой входов блока 9 элементов ИЛИ, а вторая группа выходов - с первой группой входов блока 10 элементов ИЛИ, вторая группа входов которого подключена к выходам блока 5 формирования адресов, управляющие входы которого соединены с первой группой выходов постоянного запоминающего устройства 13 и первой группой управляющих входов арифметико-логического устройства 4, группа информационных выходов которого соединена с второй группой входов блока 9 элементов 3 1 О 15 20 25 зе 3 ю 45 30 Я ИЛИ; коммутатор 1 Н,информационные входы которого соединены с первой группой информационных выходов блока 1 ввода-вывода, управляющий вход подключен к третьему выходу дешифр атора.6, а выходы соединены с третьей группой входов блока 9 элементов ИЛИ; входы дешифратора 6 подключены к второй группе выходов постоянного запоминающего устройства 13, третья группа выходов которого соединена с группой управляющих входов блока 15 микропрограммного управления, четвертая группа выходов - с группой управляющих входов дополнительного блока 16 управления, а входы подключены к выходам блока 17 элементов ИЛИ,. первая группа входов которого соединена с третьей группой информационных выходов блока 1 ввода-вывода, а вторая группа входов - с первой группой выходов блока 15 микропрограммного управления, вторая группа выходов которого подключена к вто рой группе управляющих входов ариф-.метико-логического устройства 4, дополнительный вход которого соединен с управляющим входом блока 15 микропрограммного управления, информационные входы и управляющий вход которого соединены с выходами дополнительного блока 16 управления, информационные входы которого подклюцены к выходам оперативного запоминающего устройства 3.Устройство работает следующим образом.В исходном состоянии дополнительный блок 16 управления воздействует на блок 15 микропрограммного управления через информационные и управляющую шины, который выдает адрес, по которому с постоянного зв поминающего устройства 13 считывает ся микрокоманда, По этой микрокоманде блок 5 формирования адресов согласно входной информации формирует через блок 10 элементов ИЛИ начальный адрес программы для оперативного запоминающего устройства. ИнФормация, с помощью которой формируется начальный адрес программы блоком 5 формирования адресов, считывается с оперативного запоминающего устройства 3, с блока 12 управления по набранному на нем адресу по второй группе выходов через блок 10 элементов ИЛИ. На следующем такте3 новой команды блок 12 управления, аналогично вышеуказанному, через блок 15 микропрограммного управления 5 формирует новый, начальный адрессоответствующей микропрограммы).При организации канала прямогодоступа к памяти по первой группе управляющих входов арифметико-логи.ческое устройство 4 выключает выходы, а по управлению с дещифратора 6.,включается коммутатор 14, который коммутирует входную информацию с блока 1 ввода-вывода через блок 9 1 элементов ИЛИ на вход . бйеративного запоминающего устройства 3., В этом режиме адрес для оперативного запоминающего устройства 3 формируется следующим образом: по третье му управляющему выходу блока 1 вво-. устройства 13 формируется адрес микрокоманды, считывая которую блок 5 Формирования адресов по управляющим и информационным входам формирует адрес.В режиме ввода для преобразования входного аналогового сигнала в цифровую при выполнении соответствующей команды арифметико-логическое устройство 4 выдает через блок 9 группу элементов ИЛИ на вход Глока 2 аналого-цифрового преобразователя информацию от 001 до 3 . Процесс преобразования производится по методу, подобному время-импульсному,Первым тактом арифметико-.логическое устройство 4 выдает на блок 2 ,щ аналого-цифровОго преобразователяинформацию 001, которая в блоке 2 аналого-циФрового преобразователя через цифро-аналоговый преобразователь на компараторе сравнивается с входной информацией, На втором такте через дешифратор 6 по блоке 1 ввода-вывода режим ввода.В этом режиме результат сравненияв блоке аналого-цифрового сравнениячерез блок 1 ввода-вывода подается на второй информационный входарифметико"логического устройства 4, который микропрограммно попервому управляющему входу производит анализ результата. Если анализпоказывает, что число 001 равнозначно входной информации на блоке3 аналого-цифрового преобразовате 7 976447 8считанная с оперативнОго запоминаю- ,ративного запоминающего устройстващего устройства 3 информация согласно применяемой системе команд внутреннего математического обеспечениянесет информацию о виде (коде)операции, поэтому дополнительныйблок 16 управления через управляю.".щий и информационный выход с помощью блока 15 микропрограммного управления через блок 17 элементов ИЛИвыдает начальный адрес соответствующей микропрограммы на вход постоянного запоминающего устройства 13,На следующем такте дополнительныйблок 16 управления снимает управление на блок 15 микропрограммного управления и уже не участвует в формировании новых адресов микрокоманд;Новые адреса микрокоманд формируетблок 15 микропрограммного управлениясогласно управляющему входу с посто- да-вывода через блок 17 элементов.янного запоминающего устройства 13, ИЛИ для постоянного запоминающегокоторая является частью считанноймикрокоманды. Остальные части поля) микрокоманды подаются на блок И5 формирования адресов, арифметикологического устройства 4, дещифоатоо 6 и дополнительный блок 16 упоавления.В соответствии с кодом опеоации 30в полях микрокоманлы записана такаяинфоомация, что с помощью вышеперечисленных блоков в устройстве ооганизуется соответствующий вычислительный процесс, Так, например, аоифметико-логическое устройство пооводитаоифметические и логические опера"ции над первой и второй группойвходов .и выдает результаты, блок.,формирования адресов формирует адреса, дешифратор организует режимыввода-вывода, канала прямого доступа к памяти, записи чтения в оперативном запоминающем устройстве дополнительный блок управления осуществляет управление блоком микропрограммного управления, блок микрЬ- управляющей шине организуется впрограммного управления формируетновый адрес микрокоманды.После выполнения в устройствеЯмикропрограмм, соответствующеи команде, с блока 13 постоянного запоминающего устройства поступает управление на дополнительный блок 16управления, который, выдавая управляющий сигнал на блок 15 микропрогИраммного управления, подготавливаетустройство для выполнения новой команды т.е. по считанной из опе"976 ч 4 У 9ля, то преобразование прекращаетоя, Формируется новый адрес и устройствопереходит на выполнение новой команды. Если анализ показывает неравнозначность, то арифметико-логическое устройство выдает информацию 002 и процесс преобразования продолжается аналогично вышеописанному.С помощью блока 12 управления воз 10 можен ручной набор адреса и информации для оперативного запоминающего устройства 3 с соответствующей организацией режимов чтения и записи. 15Таким образом, введение в устройство дополнительного блока управления, блока микропрограммного управления, дополнительного блока элементов ИЛИ и коммутатора, а также новых конструктивных связей позволило значительно упростить схему устройства и тем самым повысить надежность его функционирования по сравнению с известными .25Формула изобретения Устройство дискретной обработки информации, содержащее блок ввода- вывода, первая группа информационнцх входов которого соединена с выходами блока аналого-циФрового преобразователя, вторая группа информационных входов лодключена к выходамЭ 5 оперативного запоминающего устройства и первой группе информационных входов арифметико-логического устройства и группе информационных входов блока формирования адресов, управляющий вход блока овода-вывода соединен с первым выходом дешифратора, первая группа информационных выходов блока ввода-вывода подключена к вто 45 рой группе информационных входов арифметико-логического устройства, вторая группа информационных вцхо" дов подключена к выходным шинам, а дополнительный выход - к управля 50 ющему входу блока аналого-цифрового преобразователя, один из информационных входов которого соединен с входной шиной, а другие информационные входы подключены к выходам первого блока элементов ИЛИ и ин 55 формационным входам оперативного .запоминающего устройства, адресные входы которого соединены с выходами 10второго блока элементов ИЛИ, а управляющий вход подключен к выходу элеменТа ИЛИ, первый вход которого соединен с вторым выходом дешифратора, а второй вход подключен к выходу блока управления, первая группа выходов которого соединена с одноименной группой входов первого блока элементов ИЛИ, а вторая группа выходов - с первой группой входов второго блока элементов ИЛИ, вторая группа входов которого подключена к выходам блока формирования адресов, управляющие входы которого соединены с первой группой выходов постоянного запоминающего устройства,и первой группой управляющих входов арифметико-логического устройства, груп-. па информационных выходов которого соединена с второй группой входов первого блока элементов ИЛИ, о т л и ч а ю щ е е,с я тем, что, с целью повышения надежности, введены дополнительный блок управления, блок микропрограммного управления, дополнительный блок элементов ИЛИ и коммутатор, информационные входы которого соединены с первой группой информационных выходов блока ввода-вывода, управляющий вход подключен к третьему выходу дешифратора, а выходы соединены с третьей группой входов первого- блока элементов ИЛИ, при этом входы дешифратора подключены к второй группе выходов постоянного запоминающего устройства, третья группа выходов которого соединена с группой управляющих входов блока микропрог- раммного управления, четвертая группа выходов - с группой управляющих входов дополнительного блока управления, а входы подключены к выходам дополнительного блока элементов ИЛИ, первая группа входов которого соединена с третьей группой информационных выходов блока ввода-вывода, а вторая группа входов - с первой группой выходов блока микропрограммного управления, вторая группа выходов которого подключена к второй группе управляющих входов арифметико-логического устройства, дополнительный выход которого соединен с управляющим входом блока микропрограммного упрввления; информационные входы и управляющий вход которого соединены с выходами дополнительного блока управления, информационные входы которого подключены к выходам опе976447 оставител ехред М.Г Кугрышева едак аказ 9005/76ВНИИ ПИ одписное ПП "Патент", г. Ужгород, ул. Проектная фил 11ративного запоминающего устройства при этом вторая группа входов дополнительного блока элементов ИЛИ под" ключена к третьей группе ийформационных выходов блока ввода-вывода. Тира Государст венн по делам иэобрет 035, Москва, Ж12Источники информации,принятые во внимание при экспертизе1. Патент ВеликобританииНф 1423409, кл. 64 А, 04.02.76.2. Патент США й 4099223,кл. 364-200, 04.07,78 (прототип).Ф СкобелеваельКорректор Е. Рошко 731 По комитета СССРий и открытий.Раушская наб., д. 4/5