Микропроцессорный модуль

Союз СоветскихСоциалистическихреспублик ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 960831(23) ПриоритетОпубликовано 23,09,82, Бюллетень35 Дата опубликования описания 26,09,82(51)М. Кл, 606 Г 15/00 1 ооударотееииый комитет СССР ао делам изобретений и открытиЯ-фь-"-6 сну, ПТЕНОМ ХНИЧЕСКАРыбинский авиационный технологический инс итутЗЙБЛЯОТЕКА(54) МИКРОПРОБЕССОРНЫР МОДУЛЬ Изобретение относится к вычислительной технике и может найти применение припостроении однородных универсальных ЭВМвысокой производительности.Известен микропроцессор, который со 5держит первый, второй, третий и четвертый триггеры Г 11,Недостатком этого микропроцессораявляется то, что время формирования ряда операций, например проверки операнда,записанного в первом, втором, третьем ичетвертм триггерах, на четность, большеодного периода тактовых импульсов,Наиболее близким к предлагаемомуявляется микропроцессорный модуль, содерлаший первый, второй, третий и четвертый триггеры, первый, второй, третийи четвертый мультиплексоры 21 .Недостатком известного микропроцессорного модуля является то, что время 20формирования результата при использовании цепи переноса в И-м разряде прямопропорционально разрядности модуля и составляет И, СЛ , где (; - задержка, вносимая одним мультиплексором и равная четырем задержкам на один вентиль.11 елью изобретения является увеличение быстродействия микропроцессорного модуля.Поставленная цель достигается тем, что в микропроцессорный модуль, содержащий четыре триггера и четыре мультиплексора, причем информационные входы мультиплексоров соединены с входом управления результатом модуля, первые управляюшие входы мультиплексоров подключены к соответствующим информашюнным входам модуля, выходы мультиплексоров соединены с информашонными входами соответствуюших триггеров, тактовые входы которых подключены к тактовому входу модуля, выходы триггеров соединены с е соответствующими информашюнными выходами модуля и вторыми управляющими входами мультиплексоров, кроме того, вторые управляюшие входы первого и четве96083 20 5 где Со - вход 18 переноса;- выход элемента НЕ 27; о(, ЫА - первые прямой и ин 1, й ХХ 2 версный выходы сдвоЪ 4 енных мультиплексоров23 - 26 соответствен но;1,121,5 Ф - вторые прямой и ин 51,5 Я,Ь,Р версный выходы сдвоенных мультиплексо-1 яров 23 - 26 соответственно,Любая коньюнкция в любой из формул,заключенная между знаками Ч, реализуется соответствующим элементом И, авыходы элементов И, реализующих коньюнкции данной формулы, соединены с соответствующими входами элемента ИЛИ, выход которого является выходом данногомультиплексора переноса.Микропроцессорный модуль работаетследующим образомДвоичный код, поступающий по входу 9и входам 36 и .37, задает вид реализуемой модулем операции над двумя операндами, один из которых записан в триггерах 1- 4, а второй поступает на входы10 - 33. На выходах мультиплексоров 58 формируются соответственно первый,второй, третий и четвертый разряды кода ЗОрезультата операции, При этом -й разряд результата (первый, второй, третийили четвертый) есть переключательнаяфункция четырех аргументов: сигнала на1 -м входе (10, 11, 12 или 13), сигнала на 1-м выходе (14, 15, 16 или 17),35сигнала переноса, поступающего по входу18 переноса или непосредственно с выходов с мультиплексоров 28, 29 или 30, исигнала обратной связи, поступающегонепосредственно с выходов 15, 16 и 17или непосредственно по входу 20 обратнойсвязи, Вид этой функции определяетсядвоичным кодом, подаваемым на вход 9управления результатом, Одновременно45на выходах мультиплексоров 28, 29, 30и 33 формируются сигналы переноса, которые являются переключательными функциями соответственно.а) сигнала, поступающего по входу 18переноса, сигнала на входе 10, сигналаЯна выходе 14 и сигнала обратной связи,поступающего с выхода 15;б) всех сигналов из группы.О, атакже сигнала на входе 11, сигнала навыходе 15 и сигнала обратной связи, по- фступающего с выхода 16;в) всехсигналов из группы Е, а также сигнала на входе 12, сигнала на вы 1 Ьходе 16 и сигнала обратной связи, поступающего с выхода 17;г).всех сигналов группы 8 , а. также сигнала на входе 13, сигнала на выходе 17 и сигнала обратной связи, поступающего по входу 20 обратной связи.По этой причине время формирования всех указанных сигналов переноса за исключением сигнала переноса, формирующегося на выходе мультиплексора 33 и подаваемого на выход 19 переноса, одинаково и составляет С + Г, где С- задержка, вносимая одним сдвоенным мультиплексором, которая равна четырем задержкам на один вентиль, плюс задержка элемента НЕ, Гд - задержка, -вносимая мультиплексором переноса, которая равна двум задержкам на один вентиль. При этом на выходах мультиплексоров 31 и 32 формируются сигналы, подаваемые на выходы 34 и 35 параллельного переноса, которые могут быть использованы для формирования сигналов переноса (время формирования которых одинаково и составляет(.См+2 Гл+ Ь +" ) ежду моду лями при их совместной работе в многоразрядном устройстве, где 1 - единичная задержка, вносимая элементом НЕ,27, В .этом случае время формирования результата в любом разряде такого многоразрядного устройства прп использовании сигнала переноса равно (.+(Гс +БРТДд 11 и не зависит от номера разряда.Вид переключательных функций, определяющих сигналы переноса, указывается двоичным кодом, подаваемым по входам 36 и 37 управления переносом. Это обеспечивает независимость времени формирования результата от номера разряда для всех операций с двумя операндами, реализуемых устройством за один такт.По фронту тактового импульса, поступающего по входу 22 на тактовые входы триггеров 1 - 4, происходит запись кода результата операции в триггеры 1 - 4, Этот. код подается на выходы 14 - 17. Одновременно сигнал с выхода триггера 1 подается на выход 21 обратной связи. Код, записанный в триггеры 1 - 4, остается неизменным до прихода фронта следующего тактового импульса.Использование предложенного модуля позволяет существенно повысить быстродействие известного устройства. Действительно, время формирования результата на выходе четвертого мультиплексора на одну треть меньше, чем в устройстве, получен. ном объединением двух известных устройств, а использование первого и второго выхо"7 9608 дов параллельного переноса обеспечивает независимость времени формирования результата от номера разряда устройства при совместной работе нескольких модулей, причем это время на (25 И - 4)% меньше времени формирования результата в й-м разряде, где И ъ 4,Формула изобретения 10Микропроцессорный модуль, содержащий четыре триггера и четыре мультиплексора, причем информационные входы мультиплексоров соединены с входом уп равления результатом модуля, первые управляющие входы мультиплексоров подключены к соответствующим информационным входам модуля, выходы мультиплексоров соединены с информационными входами 2 й соответствующих триггеров, тактовые входы которых подключены к тактовому входу модуля, выходы триггеров соединены с соответствующими информационными выходами модуля и вторыми управляющими 25 входами мультиплексоров, кроме того, вторые управляющие входы первого и четвертого мультиплексоров подключены соответственно к входам переноса и обратной связи модуля, а выход первого тригге 5 й ра соединен с выходом обратной связи модуля, о т л и ч а ю щ и й с я тем, что, с целью увеличения быстродействия, он содержит четыре сдвоенных мультиплексора, элемент НЕ и шесть мультиплексо 35 ров переноса, при этом первые и вторые информационные входы сдвоенных мультиплексоров подключенЫ соответственно к первому и второму входам управления переносом модуля, первые управляющие входы сдвоенных мультиплексоров соединеныс соответствующими информационными входами модуля, вторые управляющие входысдвоенных мультиплексоров подключенык выходам соответствующих триггеров,вход элемента НЕ соединен с входом переноса, модуля, первые и вторые управляющие входы мультиплексоров переноса подключены соответственно к входу переносамодуля и выходу элемента НЕ, а информационные входы мультиплексоров переносасоединены с прямыми и инверсными входами соответствующих сдвоенных мультиплексоров, причем первый и второй информационные входы шестого мультиплексорапереноса подключены к выходам соответственно четвертого и пятого мультиплексоров переноса, выход шестого мультиплексора переноса соединен с выходомпереноса модуля, а кроме того, второйуправляющий вход четвертого сдвоенногомультиплексора подключен к входу обратной связи модуля, выходы первого, второго и третьего мультиплексоров переносасоединены с вторыми управляющими входами соответственно второго, третьего ичетвертого мультиплексоров. Источники информациипринятые во внимание при экспертизе1. Зарубежная электронная техника,11 НИИ "Электроника". М., 1977, с. 1921.2. Авторское свидетельство СССРпо заявке2786482/18-24,кл. 60 С Г 15/00, 1980 (прототип) .