Процессор быстрого преобразования фурье

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А 4 С 06 Р 15/3 ГОСУД ПО ДЕ И го Крас- институт нко РАЗ ОВА специа строист ов, исраТВЕННЫЙ КОМИТЕТ СССРМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ПИСАНИЕ ИЗОБРЕ А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Одесский ордена Трудовоного Знамени политехнический(56) Патент С 1 ИА Ф 3764848,кл. С 06 Р 15/332, 1973.Авторское свидетельство.СУ 928362, кл . С 06 Р 15/332,(54) ПРОЦЕССОР БЫСТРОГО ПРЕОНИЯ ФУРЬЕ(57) Изобретение относится клизированным. вычислительнымвам цифровой обработки сигнал,пользующим алгоритм быстрого зования фурье, и может быть использованов звуко- и радиолокации, техникесвязи и других областях. Цель изобретения - упрощение устройства при сокращении основных ХарактеристиК побыстродействию. Поставленная цель достигается тем, что процессор имеетв своем составе М вычислительныхблоков (М=Юоц И, Я - размер преобразования), 2 М/3 коммутаторов, (М) /3умножителей и М/3 умножителей напостоянный коэффициент Г 2/2(1-1),блок постоянной памяти и счетчик,при этом каждый вычислительный блоксодержит входной и выходной коммутаторы, сумматор, вычитатель и элементзадержки с соответствующими связями.1249533 Пзобретение относится к специализированным вычислительным устройствамцифровой обработки сит налов, использующим алгоритм быстрого преобразования Фурье (БПФ), может быть использовано в звуко- и радиолокации, в технике связи и телеметрии для анализабиологических и сейсмических сигналови других областях техники, использующих спектральный и.корреляционный 10анализ, а также "быструю" свертку.Цель изобретения - упрощение процессора,На чертеже приведена функциональная схема процессора быстрого преоб- .5разования Фурье.Процессор содержит информационныйвход 1 процессора, входной коммутатор 2, элемент 3 задержки, сумматор 4, вычитатель 5, выходной коммутатор 6, коммутатор 7, умножитель 8.на постоянный коэффициент, умножитель 9, блок 10 постоянной памяти,счетчик 11, информационный выход процессора 12. 25 ЬС лдгде Ч= СР-и-г 5=641Ь +или У=1 7.ь= 5=П+д 2 й, й,Поворачивающие множитель на умножитель 9 подаются из блока 10. Значение индекса й во всех формулах определяется значением с двоичного счетчика 11.Длина элемента задержки в и-омкаскаде составляет М/2 Процессор быстрого преобразованияФурье, содержащий М вычислительныхблоков (М=1 о Я,М-размер преобразования), блок постоянной памяти и 40счетчик, информационный выход которого подключен к адреснолду входу блока постоянной памяти, а счетный входсчетчика является тактовым входомпроцессора, причем каждый вычислительный блок содердцдт входной и выходной коммутаторы, элемент задержки,сумматор и вычитатель, выход которого подключен к первому информационному входу входного коммутатора, первыйвыход которого подключен к входуэлемента задержки, выход которогоподключен к первому информационномувходу выходного коммутатора, первыйвыход которого подключен к первомувходу вычитателя и первому входу сумматора, выход которого подключенк второму информационному входу выходного коммутатора, второй вход выУстройство работает следующим образом,На каждый очередной входной отсчед устройство выдает выходной отсчет, при этом операции, выполняемые устройством, однозначно определяются счетчиком 11, работающим синхронно с входными отсчетами. Все операции производятся над комплексными числами, каждый каскад выполняет базовую операцию, описываемую формулами:а +а при й=О;Ъ = Са а при й=1 где й, =(р. - ;)пдой 2,и=0,3-1;=+2 г= ти - номер каскада; Я - размер преобразуемого массива;М Еоц И. Входной коммутатор 2 направляет отсчеты со входа каскада в элемент 3 задержки (будущие ак) либо на вычитатель 5 и сумматор 4 (текущее а) и одновременно результаты Ь в элемент 3 задержки. Выходной коммутатор 6 направляет на выход каскада хранящиеся в элементе 3 задержки результаты Ь либо результаты с сумлдатора 4 (текущие Ь) и одновременно из элемента 3 задержки (задержанные там а ) на вычитатель 5 и сумматор 4,Коммутаторы 7, стоящие после и-го каскада, выполняют операцию:-Ъ д при йй, =1; Ьд при й й =О;Умножители на постоянный коэффициент 8 выполняют операцию:е "д при й, й=1 ЬЬ при й й =О,Умножители 9 выполняют операцию умножения на поворачивающие множители:ехР (-1 П Ч),Формула изобр ет енияе орректо Редактор С.Патрушева 50 Тираж 671 ВНИИПИ Государственного комитета ССС по делам изобретений и открытий 3035, Москва, Ж, Раушская наб., д.Подписное Заказ 4326/ графическое предприятие, г.ужгород, ул.Проектна водственн читателя соединен с вторым входомсумматора и подключен к второму выходу входного коммутатора, управляющийвход которого соединен с управляющимвходом выходного коммутатора и подключен к информационному выходу счетчика, второй информационный входвходного коммутатора первого вычислительного блока является информационным входом процессора, а второй выход выходного коммутатора М-го вычислительного блока является информационным выходом процессора, о т -л и ч а ю щ и й с я тем, что,с целью упрощения, он содержит 2 М/3 15коммутаторов, (М)/3 умножителейи М/3 умножителей на постоянный коэффициент, причем второй выход выходного коммутатора 1-го вычислительногоблока (1=1,4,7) подключен к информационному входу 2(+2)/3-1-го коммутатора, выход которого подключен к второму информационному входу входного коммутатора ( + 1) -го вычислительного блока, второй выход выходно-,го коммутатора которого подключенк информационному входу 2(+2) /3-гокоммутатора, выход которого подключен к входу (д+2)/3-го умножителя напостоянный коэффициент, выход которого подключен к второму информационному входу входного коммутатора д+2-говычислительного блошка, второй выходвыходного коммутатора которого,подключен к первому входу (+2)/3-гоумножйтеля, выход которого подключенк второму информационному входу входного коммутатора +3-го вычислительного блока, второй вход 2(1+2)/3-гоумножителя подключен к выходу блокапостоянной памяти а информационныйвыход счетчика подключен к управляю- .щим входам всех 2 М /3 ком-,мутаторов,