Процессор для реализации операций над элементами расплывчатых множеств

(5 ц 4 С 06 Р 7/00 ОПИСАНИЕ ИЗОБРЕТЕНИ ВТОРСНОМУ СВИДЕТЕЛЬСТВУ лизацию Расплывчатых алгоритмов,управления, а также в информационносоветующих системах оперативногоуправления технологическими процессами. Цель изобретения - расширениефункциональных возможностей процессора за счет расширения набора выполняемых устройством операций над значениями расплывчатых высказываний,выполнения логических формул, содержащих более одной операции, и выполнения операции транзитной передачиинформации. Цель достигается тем,что процессор соцержит первый, второй и третий регистры, первый и второй коммутаторы, схему сравнения,счетчик, управляющую память, группуэлементов И, элемент . И. Введениев состав процессора управляющей памяги расширяет набор команд процессора.2 з,п, ф-лы, 5 ил, 6 табл. Фей ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(56) Авторское свидетельство СССР У 478297, кл. С 06 Р 7/00, 1973.Авторское свидетельство СССР В 634268, кл, С 06 Р 7/00, 1973.Авторское свидетельство СССР В 94 1994, кл. С 06 Р 7/00, 1980. (54) ПРОЦЕССОР ДЛЯ РЕАЛИЗАЦИИ ОПЕРА ЦИИ НАД ЭЛЕМЕНТАМИ РАСПЛЫВЧАТЫХ МНО ЖЕСТВ(57) Изобретение относится к цифровой вычислительной технике и предназначено для использования в однородных вычислительных структурах, ориентированных на параллельную реа Я 01256010 А 118 1256010 17 Продолжение табл.4 Управляющий вход поля микрокоманд. А 0 0 1 0 1 1 00 0 0 А ОО 0 00 0 А В. О В 10 0 А 00 1 0 10 0 0 П р и м е ч а н и е. А - означает инверсию высказывания А Х а ц а Выхо 4 Результат сравненисхемы 5 сравнения Код результа коммута 2 2 0 А В В 0 В 020 1256010 19 Таблица 6 Второй управляющий вход (результат сравнения) Информационныйвыход коммутатора 6 Информацйонный входкоммутатора 6 Первый управляющий вход-,А (В А)В КОН А=В А (В А В В А=В А(В ИНВ А ПЕР АВ АСП А А А=В А (В Формула изобретения Процессор для реализации опера- ций над элементами расплывчатых множеств, содержащий первый, второй и третий регистры, схему сравнения, 45 первый и второй коммутаторы, группу элементов И, входы исходных значений процессора подключены к информационным входам первого и второго регистров, прямой выход первого ре гистра подключен к первому информационному входу первого коммутатора, первый информационный выход первого коммутатора подключен к первому информационному входу второго коммута тора и первому входу схемы сравнения, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей процессора за счет расширения набора выполняемых процессором операций над значениями расплывчатых высказываний, выполнения логических формул, содержащих более однойоперации, и выполнения операции транзитной передачи информации, в неговведены управляющая память, счетчик,элемент И, выходы кода операции управляющей памяти подключены к первомууправляющему входу второго коммутатора, выходы признака адреса первогооперанда адреса первого разряда, признака адреса второго операнда, адресавторого операнда управляющей памятиподключены к управляющему входу первого коммутатора, выходы адреса результата управляющей памяти подключе 12560ны к входам записи первого, второго и третьего регистров, выход признака конца операции управляющей памяти подключен к первым входам элементов И группы и элемента И, второй вход которого подключен к тактовому входу процессора, а выход - к счетному входу счетчика, выход которого подключен к адресным входам управляющей памяти, входы записи счетчика и 0 управляющей памяти подключены к входу задания режима работы процессора, информационный вход управляющей памяти подключен к входу загрузки программы процессора, информационные 15 входы счетчика подключены к входам адреса микрокоманды процессора, инверсный выход первого регистра подключен к второму информационному вхсду первого коммутатора, прямой и ин версный выходы второго регистра - к третьему и четвертому информационным входам первого коммутатора, прямой и инверсный выходы третьего регистра - к пятому и шестому информа ционным входам первого коммутатора, второй информационный выход которого подключен к второму информационному входу второго коммутатора и второму входу схемы сравнения, выход которой 30 подключен к второму управляющему входу второго коммутатора, выход которого подключен к вторым входам элементов И группы, к информационным входам второго и третьего регистров, З 5 выходы элементов И группы подключены к группе выходов результата процессора.2. Процессор по п. 1, о т л и - ч а ю щ и й с я тем, что первый коммутатор содержит две группы по М мультиплексоров, где И - разрядность значений расплывчатых множеств, информационные входы с первого по шестой мультиплексоров подключены соот 1 О 22ветственно к информационным входам коммутатора с первого по шестой, первый, второй и третий управляющие входы коммутатора подключены к управляющим входам мультиплексоров первой группы, четвертьп, пятый и шестой управляющие входы коммутатора подключены к управляющим входам мультиплексоров второй группы, выходы мультиплексоров первой и второй групп являются первым и вторым информационным выходами коммутатора.3, Процессор по и. 1, о т л ич а ю щ и й с я тем, что второй коммутатор содержит мультиплексор, элЕ- менты И с первого по четвертый, первый и второй элементы ИЛИ, элемент НЕ, первый и второй информационные входы мультиплексора подключены соответственно к первому и второму информационным входам коммутатора, первый управляющий вход коммутатора подключен к первым входам первого и второго элементов И, первому входу третьего элемента И, первому входу четвертого элемента И и первому входу первого элемента ИЛИ, второй управляющий вхоу коммутатора подключен к второму входу первого элемента И, первому входу второго элемента ИЛИ, входу элемента НЕ, второму входу четвертого элемента И и второму входу второго элемента ИЛИ, выход которого подключен к второму входу третьего элемента И, выход элемента НЕ подключен к второму входу второго элемента И, выходы четвертого, первого и третьего элементов И подключены соответственно к второму, тРетьему и четвертому входам первого элемента ИЛИ, выходы первого элемента ИЛИ и второго элемента И подключены к первому и второму управляющим входам мультиплексора, выход последнего подключен к выходу коммутатора.1256010 Составитель В.С Техред П. Сердюк н орректор С.Шекм П.Косс едак 824 сноеССР 4/ 1 роизводственно-полиграФическое предприятие, г,ужгород, ул.1 роектная, 4 раж 671дарственного коизобретений иква, Ж, Рауш НИИПИ Го по дел 13035, Храсплывчатых высказываний. Простым расплывчатым высказыванием называется такое высказывание, истинность которого может принимать значения из интервала ГО, 13.Если а и Ь - простые расплывчатые высказывания, то посредством применения к ним логических операций можно получить составные высказывания,Процессор реализует следующие операции над значениями а и Ь расплыв" чатых высказываний: отрицание Го =1-а; конъюнкция а Ь=ппп(а, Ь ); дизъюнкция ачЬ=шах(а, Ь ); импликация а-Ь=шах(1-а,Ь); эквивалентность а -Ь =тп 1 п (щах (1- а, Ь), шах ( а, 1- Ь),Регистры 1-3 предназначены для приема в параллельном коде, хранения и выдачи в прямом и инверсном кодах значений расплывчатых высказываний на информационные входы коммутатора 4.Коммутатор 4 состоит из двух одинаковых групп мультиплексоров 15 и 16, предназначенных для коммутации выходов регистров 1-3 на входы схемы 5 сравнения, и коммутатора 6. Разрядность информационных входов и выходов коммутатора 4 определяется разрядностью регистров 1-3. Разрядностьуправляющего входа коммутатора 4 зависит от способа задания кодов адреса операндов, хранящихся в регистрах 1 - 3.На фиг. 3 приведена реализация коммутатора 4 на базе микросхем К 155 КП 7.Коммутатор б предназначен для коммутации одного из выходов коммутатора 4 с информационными входами регистров 1 - 3 и с выходами результата устройства. Коммутатор 6 имеет два информационных входа и один выход (разрядность их совпадает с раз" рядностью регистров 1-3), а также два управляющих входа. Разрядность первого управляющего входа равна четырем, а разрядность второго управляющего входа равна 3, На фиг, 4 приведена реализация коммутатора 6 с использованием микросхем К 531 КП 11 П.Управляющая память 9 совместно со счетчиком 8 и элементом И 10 представляет собой микропрограммное устройство управления. Микропрограммное устройство управления предназначено для хранения микропрограмм и организации работы процессора. Объем управляющей памяти и разрядность счетчи 1 256010Изобретение относится к цифровойвычислительной технике и предназначено для использования в однородныхвычислительных структурах, ориентированных на параллельную реализацию 5расплывчатых алгоритмов управления,а также в информационно-советующихсистемах оперативного управления технологическими процессорами.Целью изобретения является расши-10рение функциональных возможностей процессора за счет расширения набора выполняемых процессором операций надзначениями расплывчатых высказываний,выполнения логических формул, содер 15жащих более одной операции, и выполнения операции транзитной передачи информации.На фиг, 1 представлена функциональная схема процессора; на фиг. 2 -структура микрокоманды; на фиг. 3 -функциональная схема первого коммутатора 4; на фиг, 4 - функциональнаясхема второго коммутатора б на25фиг. 5 - функциональная схема регистров 1-3,В табл. 1 приведена система команд процессора; в табл, 2 - мнемокоды и коды адресов операндов и адресов результата; в табл. 3 - микро 30программы команд процессора;в табл, 4 - соответствие входов и выходов коммутатора 4 при его работе;в табл. 5 - работа схемы 5 сравнения;в табл. б - соответствие входов и выходов коммутатора 6 при его работе.Процессор содержит первый, второйрегистры 1 и 2, третий регистр 3,коммутатор 4, схему 5 сравнения,второй коммутатор 6, группу элементов И 7, счетчик 8, управляющую память 9, элемент И 10, шину 11 записи значений расплывчатых высказываний, вход 12 кода команды, выходнуюшину 13 процессора, настроечный 45вход 14 устройства, первую группу 15иэ 11 мультиплексоров 17 (где И - разрядность значений расплывчатых высказываний), вторую группу 16 из Имультиплексоров, мультиплексор 17, 50четвертый элемент И 18, первый элемент И 19, второй элемент ИЛИ 20,третий элемент И 21, первый элементИЛИ 22, второй элемент И 23, элемент НЕ 24. Формат микрокоманды содержит поля 25 - 31,Исходными данными, с которых опеоирует процессор, являются значенияка 8 зависит от числа микропрограмм.Разрядность выходной шины управляющей памяти определяется длиной одноймикрокоманды,Счетчик 8 предназначен для формирования адреса текущей микрокоманды,Элемент И 10 предназначен длястробирования прохождения импульсовот внешнего генератора импульсовв тот момент, когда выполнение текущей микропрограммы завершилось и процессор готов выдать результат своейработы.Рассмотрим работу на примере реализации операции эквивалентность, алгоритмы выполнения которой, а такжеалгоритмы выполнения других операцийследующие:Алгоритм выполнения операции дизьюнкция, конъюнкция. 201. Запись значений расплывчатыхвысказываний в операционные регистры,например, 1 и 2.2, Выдать на схему сравнения 5и коммутатор 6 значения расплывчатыхвысказываний из операционных регистров 1 и 2 прямых ходов.3. Выдать результат выполненияоперации на выход коммутатора 6 и либо записать этот результат в один из 30операционных регистров 1-3, либо выдать на выходную шину процессора.4, Конец.Отличие между операциями дизъюнкция и конъюнкция состоит лишь в том 35что в результате выполнения операциипизъюнкция на выходе процессора будетмаксимальное из значений двух расплывчатых высказываний, а при выполненииоперации конъюнкция - минимальное. 40Алгоритм выполнения операции импликация,1. Запись значений расплывчатыхвысказываний в операционные регистры,например, 1 и 2. 452. Выдать значение расплывчатоговысказывания, находящегося в регистре 1 в инверсном ходе, а значениерасплывчатого высказывания, находящегося во втором регистре в прямом 50коде - на соответствующие входы схемы 5 сравнения и коммутатора 6,3. Произвести сравнение этих операндов и выдать на выходную шинупроцессора наибольший из них или записать его в любой операционный регистр,4Конец. Алгоритм выполнения операции пересылка.1. Записать значение расплывчатоговысказывания в один из регистров 1-3.2. Выдать содержимое этого регистра на выход коммутатора 6,3. Записать информацию с выходакоммутатора 6 в операционный регистр(внутренняя пересылка) или выдатьэту информацию на выходную шину процессора (внешняя пересылка).4. Конец,Алгоритм выполнения операции инверсия.1. Записать значение расплывчатоговысказывания в один из регистров 1-3.2. Выдать содержимое этого регистра на первый выход коммутатора 4 в инверсном коде.3. Выдать результат выполненчя операции на выходную шину процессораили записать этот результат в одиниз операционных регистров 1-3.4. Конец.Алгоритм выполнения операции ассоциативный поиск.1. Записать в операционные регистры, например, 1 и 2 значения расплывчатых высказываний.2. Выдать содержимое регистров 1и 2 на схему 5 сравнения и вход коммутатора 6 в прямых кодах.3. Если содержимое первого регистра совпадает с содержимым второго,то выдать это содержимое на выходнуюшину процессора, в противном случаена выходную шину ничего не выдавать,4. Конец.Алгоритм выполнения операции эквивалентность.1. Записать в операционные регистры, например, 1 и 2 значения распльвчатых высказываний.2. Выдать на входы схемы 5 сравнения и входы коммутатора 6 содержимоепервого регистра в инверсном кодеи содержимое второго регистрав прямом.3. Записать наибольшее из сравниваемых значений в операционный регистр 3.4. Выдать на входы схемы 5 сравнения и входы коммутатора 6 регистра содержимое первого регистра в прямом коде, а содержимое второго регистра в инверсном.5. Выдать на входы схемы 5 сравнения и входы коммутатора 6 содержимоевторого и третьего его регистровв прямых кодах.6. Записать наибольшее из сравниваемых значений во второй регистр.7. Выдать наименьшее из сравниваемых значений на выход коммутатора 6 и либо выдать его на выходнуюшину процессора, или записать егов один из операционных регистров 1-3,8, Конец, 10Микропрограммы операции эквивалентность, а также микропрограммыопераций, приведенных в табл. 1, приведены в табл, 3,Поле микрокоманды 1 нКод операции" 15несет инФормацию о том, какая операция выполняется, Мнемокоды основныхопераций приведены в табл. 1.Поля 26 и 28 микрокоманды указывают, в каком коде, прямом или инверсном, выдавать содержимое регистров 13, адре.са которых указываются полями 27 и 29, на инФормационные входыкоммутатора 6 (О - в инверсном коде,1 - в прямом). 25Поля 27 и 29 микрокоманды указывают на то, где находятся операнды выполняемой команды, мнемокоды. Кодыадресов операндов приведены в табл.2,Поле.30 микрокоманды"Адрес результата" определяет, куда долже бытьпомещен результат операции. Г 1 немокоманды адресов результатаприведены в табл, 2. Поле 31 микрокоманды"Конец операции" (КО) сообщает о том,35что данная микрокоманда являетсяпоследней микрокомандой в выполняемой микропрограмме, Если в этом полев микрокоманде записана "1", то этоозначает, что за текущей микрокомандой следует следующая микрокоманда,если записан "0", то эта микрокоманда является последней в микропрограмме, т.е. микрокоманда КО ="1" - текущая; КО = "0" - последняя микрокоман да микропрограммы, Если операнд в соответствующем поле микрокоманды неиспользуется, то в этом поле ставится прочерк (-) .Выполнение операции эквивалентностй начинается с того, что на инФормационные входы счетчика 8 поступает адрес первой микрокоманды, операции эквивалентность, и .по сигналу"Запись" он записывается в счетчик 8.55С выхода счетчика 8 адрес первой микрокоманды подается на адресные входы 9 управляющей памяти. Через время,определяемое типом управляющей памяти, на его выходах появится первая микропрограмма, реализующая операцию эквива - лентность. Поле 30 этой микрокоманды поступает на управляющие входы регистров 1-3, в результате чего происходит запись в соответствующий этому полю регистр, например, в первый, значения расплывчатого высказывания а=0,7 с входной шины 11, Одновременно поле "Конец операции" этой микрокоманды поступает на первый вход элемента И 10 и разрешает прохождение сигналов от генератора. синхроимпульсов. Тактовая частота его подобрана таким образом, чтобы за период этого генератора смогла выполниться любая микрокоманда. С приходом очередного импульса от генератора синхроимпульсов (ГСИ) на второй вход элемента И 10 содержимое счетчика 8 увеличивается на длину микро- команды и на его выходах появляется адрес второй микрокоманды, выполнение которой аналогично выполнению первой микрокоманды, только уже значение расплывчатого высказывания Ь =0,2 записывается с входной шины 11 в регистр 2. С приходом очередного импульса от ГСИ происходит наращивание содержимого счетчика 8 на длину микрокоманды, вследствие чего на выходе 9 управляющей памяти появляется третья микрокоманда. Ее поля 26-29 поступают на управляющий вход коммутатора 4. Поля 26 и 27 поступают на управляющие входы группы 15 мультиплексоров, а поля 28, 29 поступают на управляющие входы группы 16 с мультиплексоров, При этом поле 27 указывает, содержимое какого из регистров 1-3 выдать на первый выход коммутатора 4, поле 26 указывает в каком коде - прямом или инверсном, выдавать содержимое регистра, определяемого полем 27, на первый выход коммутатора 4, поле 29 микрокоманды указывает, содержимоекакого из регистров 1-3 выдать навторой выход коммутатора 4, а поле 28 указывает, в каком коде выдавать содержимое регистра, определяемого полем 29 текущей микрокоманды,на выход коммутатора 4, В соответствии с микропрограммой операции эквивалентность на первом выходе коммутатора 4 появится значение 1 а =0,3, на .втором выходе коммутатора 4 появится значение расплывчатого высказывания 6 =0,2, 1256010С выходов коммутатора 4 значениярасплывчатых высказываний поступаютна соответствующие входы схемы 5сравнения и коммутатора 6, на первыйуправляющий вход которого уже подано 5поле 1 текущей микрокоманды (код операции), а на второй управляющий входкоммутатора 6 поступает результатсравнения расплывчатых высказываний1 о =0,3 и Ь =0,2. В соответствии с ко дом операции (в данном случае этокод операции дизъюнкция) на первомвходе схемы И 18 появится логическая "1", В результате работы схемысравнения 5 на втором входе схе 5мы И 18 появится логическая "1", таккак 1 аЬ. Комбинация сигналов навходе схемы И 18 приводит к тому,что на ее выходе появится логическая"1", которая поступает на один извходов схемы ИЛИ 22. В результате,этого на выходе схемы И 22 появитсялогическая "1", сигнал, поступающийс выхода схемы ИЛИ 22 на управляющиевходы мультиплексоров 16, коммутирует первый вход коммутатора 6 наего выход, в результате чего на выходе коммутатора 6 появится значениерасплывчатого высказывания 1 а =0,3.При этом выполнение третьей микрокоманды заканчивается,С приходом очередного импульсаот ГСИ на выходе 9 памяти появитсячетвертая микропрограмма, поля 25-29которой дублируют соответствующие Зполя предьдущей микрокоманды, чтосохраняет коммутацию, а подача поля 30 "Адрес результата" на управляющие входы регистров 1-3 и первыйвход группы И 7 элементов осуществляет запись в соответствующий регистр 1-3 или выдает результат операции на выходную шину процессора.В данном случае в поле "Адрес результатан находится адрес третьего регистра и поэтому произойдет записьв регистр 3 информации, находящейсяна его входах, т.е, значения расплывчатого высказывания 1 о =0,3, На этомвыполнение четвертой микрокоманды 0.заканчивается.С приходом очередного импульсас ГСИ на выходе 9 памяти появитсяпятая микрокоманда. Ее выполнениеаналогично выполнению третьей микрокоманды. Отличие состоит в том,что теперь, наоборот, содержимое регистра 1 выдается на первый выход коммутатора 4 в прямом коде, а содержимое регистра 2 выдается на второй выход коммутатора 4 в инверсном коде. В результате выполнения этой микрокоманды на выходе коммутатора 6 появится значение Ъ =0,8, так как (а:=0,7) (1 Ь =0,8). На этом выполнение пятой микрокоманды операции эквивалентность заканчивается, И с приходом очередного импульса от ГСИ на выходе ППЗУ появится шестая микрокоманда, выполнение которой аналогично выпопнению четвертой микрокоманды, Отличие состоит в том, что информация 1 Ь=0,8 с выхода коммутатора 6 записывается в регистр 2, адрес которого задан в поле Адрес результата" в шестой микрокоманде. На этом выполнение шестой микрокоманды заканчивается.После прихода очередного импульса от ГСИ на выходе 9 памяти появляется седьмая микрокоманда. В результате ее выполнения содержимое регистра 2 появится на первом выходе коммутатора 4 в прямом коде, и содержимое регистра 3 появится на втором выходе коммутатора 4 в прямом коде, вследствие поступления на входы схемы 5 сравнения значения расплывчатых высказываний 1 Ь=0,8 и 1 и=0,3, которые находились в это время в регистрах 2 и 3 соответственно. На выходе схемы сравнения появляется признак результата (7 Ь =0,8(1 а=0,3), который поступает на второй управляющий вход коммутатора б. Коммутатор 6 коммутирует второй выход коммутатора 4, на котором находится значение расплывчатого высказывания а=0,3 со входами регистров 1-3 и зторыми входами группы И 7 элементов. На этом выполнение седьмой микрокоманды заканчивается. С приходом очередного импульса от ГСИ на выходе 9 памяти появляется восьмая микрокоманда. В результате выполнения этой микрокоманды результат выполнения операции эквивалентности над двумя расплывчатыми высказываниями а=0,7 и Ь =0,2, равный 10.=0,3, вьдается через группу элементов И 7 на выходную шину процессора. Поле "Конец операции" восьмой микрокоманды, поступая на первый вход элемента И 10, блокирует прохождение импульсов от ГСИ, На этом выполнениеоперации эквивалентность заканчивается.Другие операции, кроме операцииассоциативный поиск, которые приведены в табл. 2, выполняются аналогично. Отличие в выполнении операциивассоциативный поиск от других операций состоит в том, что при подачена коммутатор 6 кода операции в случае, если операнды, которые сравниваются, равны, то операнд, находящийсяна первом выходе коммутатора 4, вьдается на выход коммутатора 6, а затеиследующей микрокомандой через группу элементов И 7 - на выходную ши 15ну 13 процессора. Если же схема сравнения при выполнении операции ассоциативный поиск выработает признак того, что сравниваемые операнды не равны, то при этом нг выходе схемы И 23появится логическая "1", которая,поступая на управляющие входы мультиплексоров 17, запрещает вьдачу любогооперанда на выход группы мультиплексоров 17, и в соответствии с этим.навыходной шине процессора не появитсяникакой информации,Введение в состав процессора микропрограммного устройства управления дает возможность расширить набор 10команд процессора, т.е. позволяетвводить в состав команд процессоранаряду с командами, приведеннымив табл. 1, и другие команды, например 7 оЬ Ь=гп 1 п(1-а, Ь ) и тому подобные,35Это значительно расширяет возможности процессора, поскольку позволяеткаждому пользователю подобрать оптимальный набор команд, отвечающийклассу решаемых задач,а также во мно- . 40гих случаях позволяет повысить скорость обработки. Например, выполнениена прототипе операции 1 аК Ь над расплывчатыми высказываниями а и Ь занимает не менее чем в 1,5 раза больше 45времени, чем на предлагаемом процессоре, так как там она разлагаетсяна такие операции, как запись в регистр 1 значения а; выполнение операции 7 а, вьдача значения 7 п на выходные шины ячейки, запись 7 а в первыйрегистр, запись в третий регистр,выполнение операции 7 аЬ, вьдачарезультата на выходные шины ячейкиТаблица 1 Код операции Мнемокод операции Операция 12)34 ДИ 3 О О 1 О КОН О 1 О О ИМП О О 1 О Дизъюнкция Конъюнкция Импликация ИНВ О О О 1 Инверсия ПЕР О О О 1 Пересылка Ассоциативный поиск АСП 1 О О О однородной структуры, В то время какпроцессор позволяет выполнить эту жеоперацию в следующей последовательности, запись а в первый регистр,запись Ь во второй регистр, выполнение операции 7 а 3 Ь, вьдача значенияоперации 7 а 8 Ьна выходные шины процессора,Введение в состав процессора операции нВнешняя пересылка позволяетпередавать информацию с входной шиныпроцессора на его выходную шину безкакой-либо обработки, это позволяетпри построении из таких процессороводнородных структур обмениваться информацией в однородной структуре между процессорами через третий, чтобыло невозможно в известном устройстве, и необходимо в реальных условиях.Предлагаемый процессор может использоваться в качестве спецвычислителя при управлении технологическимпроцессом по лингвистическому алгоритму. Использован,е для управлениятехнологическим процессом лингвистических алгоритмов управления позволяет строить на базе процессора устройства, выполняющие операцию лингвистической аппроксимации, т,елюбаялингвистическая переменная аппроксимируется заранее заданным наборомлингвистических термов.1256010 Мнемокодадресаоперанда тата Первыи О О ОР 1 Первый Орегистр егистр Второи ОР 2регистр 0 0 Третийрегистр ОР 3 етий ОР 3гистр О 1 Р 4 Микрокоманда5 Код операции крокоманда, И 6 Э4 ОР О 3 Р 1 ОР О2 ДИЗ 1 Р 1 КО(О ОР ОН Р 1 ОР ОР ОР ИМП Адресоперанда Второирегистр Код адреса операнда.Адрес ре зультата Выходнаяшина процессора Мчемокодадреса реТаблица 2 Код адреса результата 1 3 (4 ТаблицПЕР ОР, 1 ПЕР 1 ПЕР 1 ОР, ОР ЭКВ ОР ОР ОР ОР ОР ОР 0 ОР, 1 ОР 1 ОР АСП ОР 1 ОР 1 АСП 1 АСП 1 ОР ОР 0 ИНВ ИНВ 0 ИНВ 0 ОР ОР Код операции Микрокоманда ДИЗ 0 ДИЗ 0 ДИЗ 1 ДИЗ 1 КОН 1 КОН 1 ОР 1 ОР, 1 ОР, О ОР 1 ОР 1 Продолжение табл.3 ОР 1 ОР 1 ОР 1 1 ОР 115 6 1256010 Выходы Управляющий вход поля микрокоманд