Устройство для контроля логических блоков

СОЮЗ СОВЕТСКИХ.СОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1)5 с 11/2 М СПИСАН ИК АВТОРСКОМ БР ДЕТЕЛЬСТВ У 12 ,Шуть,льянце СС 80 тельство 11/16, 1 льство СС Р 11/16,984(54) УстРойство дляЧЕСКИХ БЛОКОВ(57) Изобретение оттельной технике и мзовано преимуществеческого контроля лоЦель изобретенияверности контроля. ОГИ" КОНТРОЛ носится кожет бытьнно для авгических бповышениеУстройство сли спольоматиоков.остоммутатор 6 индикации, стр 9 вход зобретение о ной технике, твам автомат ческих блоко телролони вышение до распо на на ра 1 О базы включ ром,фо стбловлеческихознаваниямый блокнный блок перестраи- айной истра ости) ов (к ГОСУДАРСТВЕННЫЙ НОМИТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТПРИ ПНТ ССОР(56) Авторское свидей 868764, кл. С 06 РАвторское свидетеИф 1183969, кл. С 06 тносится к вычислив частности к устического контроля в вычислительной техЦель изобретения - по товерности контроля.На Фиг. представлена сх ройства для контроля логиче ков; на Фиг.2 - схема блока ния.Устройство контроля логи блоков содержит блок 1 расп входов-выходов, контролируе 2, схему 3 сравнения, этало 4, формирователь 5 тестов ( ваемый генератор псевдослуч,801553980 А 1 2 контроля логических блоков содержит блок 1 распознавания входов-выходов, подключенный к выводам контролируемого блока, схему сравнения 3, эталонный блок 4; Формирователь тестов (перестраиваемый генератор псевдослу" чайной последовательности) 5, пред" назначенный для генерации входной тестовой последовательности, поступающей через коммутатор 6 входов- выходов на контролируемый 2 и эталонный 4 блоки. Для индикации числа входов и номера вывода контролируемого блока 2, на котором обнаружена ошибка, а также состояния устройства контроля служит блок индикации 7, а соединенный со схемой сравнения 3 и блоком управления 8. 1 з.п. Ф-лы, 2 ил. последовательности), входов-выходов, блок блок 8 управления, р выходов.Реа лиэация одного разряда блока 1навания входов-выходов показаФиг,1. Он состоит из транзистос резисторами 11 и 12 в цепиколлектора соответственно,нного по схеме с общим эммитеэлемента И 13,мирователь 5 тестов состоитппы триггеров (В-разрядного ре"псевДослучайной последователь"14, группы (И) мультиплексооммутатора сдвигов) 15, группыентов И 16, регистра 17 наст 1553980ройки, узла 18 свертки (по модулюдва) .Блок 8 управления имеет выходы 1924, входы 25, 26, блок 7 индикацииимеет входы 27 и 28,5Блок 8 управления (фиг,2) состоитиз генератора 29 тактовых импульсов,первого элемента И 30, первого тригера 31 пуска, кнопки "Пуск" .32, пер- Сого счетчика 33 тактов, имеющегооэффициент пересчета И, равный копи"еству разрядов контролируемого блока, регистра 34 количества входов,памяти 35 (ПЗУ).15В состав блока 8 управления входиттретий счетчик 36 входов, третийлемент И 37, второй элемент ИЛИ 38,нопка 39 сброса, схема 40 сравнения,торой элемент И 41, второй счетчик2 количества разрядов обратной свяи, второй триггер 43 цикла, третийтриггер 44 запуска тестов, элемент2 И-ИЛИ 45, пятый элемент Й 46, четВертый элемент И 47, первый элемент 25ИЛИ 48.Устройство работает следующим образом,При нажатии кнопки 39 "Оброс"(см. фиг.2) производится начальнаяустановка блоков устройства. Оигналсброса через выход 19 блока 8 управ.йейия поступает (см, фиг.1) на выходыНачальной установки регистров 9 и 14,также на входы начальной установки, риггеров 31, 43 и 44 (см. фиг.2),через элемент ИЛИ 48 на вход начальНой установки счетчика 33 и черезлемент ИЛИ 38 на вход начальнойстановки счетчика 36 входов.После начальной установки нуль40с триггера 31 пуска .поступает наВторой вход элемента И 30 и не пропускает через него тактовые импульсыс генератора 29,По окончании начальной установки45под действием нулевых сигналов с выхода регистра 9 выходы коммутатора 6входов-выходов устанавливается в высокоимпедансное состояние. При этомна выходе блока 1 распознавания устанавливается двоичный код с единицамив разрядах, соответствуюцих входнымвыводам контролируемого блока 2, инулями в разрядах, соответствующихвыходным выводам, Выполняется этоследующим образом. Если вывод контролируемого блока 2 является выходом,находящимся в состоянии логического нуля, и на нем присутствует напряжение П то низкий потенциал поступает на второй вход элемента И 13, При этом на выходе элемента И 13 присутствует сигнал логического нуля, соответствующий выходу контролируемого блока 2. Если вывод контролируемого блока 2 является выходом с уровнем напряжения 11, соответствующим логической единице, то высокий потенциал через сопротивление 11 поступает в базу транзистора "10 и открывает его. Низкий потенциал с коллектора открытого транзистора 10 поступает на первый вход элемента И 13 и обеспечивает нуль на выходе этого элемента, соответствующий выходу контролируемого блока 2, В случае, если распознаваемый внешний вывод является входом, на нем присутствует напряжение 11 ц Я 0 ,( ( Б ), которого недостаточно, чтобы открыть транзистор 10 ввиду значительной величины резистора 11, Таким образом, на первый вход логического элемента И 13 поступает высокий потенциал с коллектора закрытого транзистора 10, а на второй, вход элемента И 13 - потенциал свободного входа 118Б который воспринимается как сигнал логической единицы, следовательно, на выходе элемента К 13 будет высокий сигнал, соответствующий входу контролируемого блока 2.Двоичный код с выхода блока 1 распознавания входов-выходов поступает на входь регистров 9 и 17 и заносится в эти регистры при запуске устройства. Это выполняется следующим образом, По нажатию кнопки 32 "Пуск" (см. фиг,2) сигнал, поступающий на вход триггера 31 пуска устанавливает этот триггер в единицу, По перепаду из логического нуля в единицу, поступающему с выхода триггера 31.на выход 21 блока управления 8 и на входы записи регистров 9 и 17 (см. фиг.1), информация с выхода блока 1 распозна" вания записывается в регистр 9 входов-выходов и регистр 17 настройки.Единица с выхода триггера 3 1 (см. фиг,2) поступает на второй вход логического элемента И 30 и разрешает прохождение через него тактовых импульсов с генератора 29. Начинается первый цикл настройки формирователя 5 тестов, Первый цикл настройки зада ется нулевым состоянием триггера 43 цикла и триггера 44 запуска тестов5 15539 при выполнении сброса, При этом единица с инверсного выхода триггера 43 поступает на третий вход элемента 2 И-ИЛИ 45 и обеспечивает прохождение информации с выхода первого разряда5 регистра 17 (см. Фиг.1) на вход 25 блока 8 управления и далее через элемент 2 И-ИЛИ 45 на выход 22 блока 8 управления и вход переноса сдвигового регистра настройки 17.Единица с инверсного выхода триггера 44 поступает на первый вход элемента К 47 и разрешает прохождение тактовых импульсов с выхода элемента 15 И 30 через элемент И 47 на выход 23 блока 8 управления и далее на вход управления сдвигом регистра 17 наст" ройки. В первом цикле производится циклический сдвиг информации в регист ре 17 настройки. Одновременно в счет" чике 36 подсчитывается количество единиц в регистре 17, Если в очередном такте сдвига в первом разряде регистра 17 находится единица, то 25 сигнал высокого уровня поступает на второй вход элемента И 37 и разрешает прохождение тактового импульса на счетный вход счетчика 36, Содержимое счетчика увеличивается на единицу, 30Тактовые импульсы с выхода элемента И 30 поступают на счетный вход счетчика 33.По завершению. И тактов сигнал с выхода переноса счетчика 33 поступает на вход записи регистра 34 и обеспе 35 цивает занесение в него числа входов контролируемого блока из счетчика 36. Одновременно по сигналу переноса с выхода счетчика 33 производится на" чальная установка счетчика 42 и установка в единицу триггера 43 циклаНачинается второй цикл настройки.Во втором цикле настройки производится последовательная запись единиц в разряды регистра 17 настройки, вы" деленные для обратной связи. Номера разрядов обратной связи записаны в памяти 35. Число входов с регистра 34 поступает на младшие разряды адресного входа памяти 35. Схема 40 сравнения сравнивает текущий номер разряда контролируемого блока, соответствующего входу, который находится в счетчике 36, с номером разряда обратной связи, выбираемым из памяти 35, В случае совпадения номеров единица с выхода схемы 40 сравнения поступает на первый вход элемента 2 И-ИЛИ 45,80 6на второй вход которого поступает единица с выхода триггера 43 цикла, Единица с выхода элемента 2 И-ИЛИ 45 через выход 22 блока 8 управления по" ступает на вход переноса регистра 17 настройки. Таким образом, единицы заносятся в разряды регистра 17 настройки, выделенные под обратную связь,При сравнении очередного номера разряда единичный сигнал с выхода схемы 40 сравнения поступает на первый вход элемента И 41, на второй вход которого поступает тактовый импульс с выхода элемента И 30. Сигнал с выхода элемента И 41 поступает на счетный вход сцетчика 42 и увеличивает его значение на единицу, Код с выхода счетчика 42 поступает на адресный вход памяти 35 и служит для выборки следующего номера разряда обратной связи. По истечении И тактов второго цикла настройки в регистре 17 настройки Формируеся код для выделе" ния разрядов обратной связи, сигнал с выхода переноса счетчика 33 тактов поступает на вход записи триггера ч 4 запуска тестов, на вход данных которого поступает единица с прямого выхода триггера 43 цикла. Триггер 44 устанавливается в единицу, Нуль с инверсного выхода триггера 44 поступает на первый вход элемента И 47 и запрещает поохождение тактовых импульсов на выход 23 блока 8 управления и далее на вход управления сдвигом регистра 17 настройки. Таким образом, инФормация в регистре 17 остается неизменной во время прохождения теста.Логическая единица с прямого выхода триггера 44 поступает на второй вход элемента ИЛИ 48, единица с выхода которого сбрасывает счетчик 33 тактов. Во время прохождения теста информация в сцетцике 33 и на его выходе переноса, а также в регистре 34 количества входов не изменяется. Информация с выхода регистра 34 поступает на выход 24 блока 8 управления и далее на вход 27 блока индикации (см. Фиг.1) для индикации числа входов контролируемого блока 2.Логическая единица с прямого выхода триггера 44 поступает на первый вход элемента И 46 и разрешает прохождение тактовых импульсов на выход 20 блока 8 управления и далее на вход записи регистра 14 (см. Фиг,1), Начальное значение в регистре 14 ус1553980 50 55 танавливается по сигналу сброса свыхода 19 блока 8 управления, приэтом во всех разрядах устанавливаетсяединичное значение, Это необходимодйя того, чтобы генерируемая псевдос учайная последовательность не былав рожденной, состоящей из нулейП евдослучайный код в оцередном такт полуцается путем сдвига кода,с ормированного в предыдущем такте,и ичем в сдвиге участвуют только разр ды регистра 14, соответствующиев одам контролируемого блока 2, Еслид й разряд контролируемого блока 2я;вляется входом, то в -м разрядер гистра 9 записана единица, поступ ющая на адресный вход -го мультипл ксора сдвига 15 и обеспечивающаяи охождение информации с -го триггер 14 на выход мультиплексора 15 ид лее на вход (+1)-го триггера 14и нулевой вход (+1)-го мультиплексор 1Если -й разряд вывода контролир емого блока является выходом, тов -м разряде регистра 9 записанн ль. Нуль с выхода этого разрядапоступает на адресный вход д-го мультиплексора 15 и обеспечивает прохождение информации с выхода (д)-гомультиплексора 15 на вход (1+1)-готриггера 14 и нулевой вход (+1)-гомультиплексора 15. Таким образом,пи сдвиге обходятся разряды регистр,14 псевдослучайной последовательнрсти 4, соответствующие выходамконтролируемого блока 2,На вход первого триггера 14 и нулевой вход первого мультиплексора 1поступает информация со свертки 18разрядов обратной связи. Выделениеразрядов обратной связи производятИ элементов И 16, на первые входы которых поступают сигналы с триггеров14, а на вторые входы - сигналы с выхода регистра 17 настройки, Информация с первого входа элемента И 16проходит на выход, если в соответствующем разряде регистра 17 записанаединица, если в разряде регистра 17записан нуль, то на выходе соответствующего элемента И 16 присутствуетнуль, который не влияет на входноезначение свертки 18,Псевдослучайная последовательностьс выходов триггеров 14 поступает наинформационные входы коммутатора 6,Если 1.-й разряд контролируемого блока 5 1 О 15 20 25 30 35 40 45 2 является входом, то в:.-м разрядерегистра 9 записана единица. Единичный сигнал с выхода -го разряда регистра 9 поступает,на вход управления1"м разрядом коммутатора 6 и обеспе"чивает прохождение сигнала псевдослучайной последовательности на -йвход контролируемого 2 и эталонного4 блоков, Если -й разряд контролируемого блока 2 является выходом, тонулевой сигнал с выхода .-го разрядарегистра 9 поступает на управляющийвход -го разряда коммутатора 6 иобеспечивает высокоимпедансное состояние на выходе этого разряда,Сигналы с выводов контролируемого2 и эталонного 4 блоков поступают насхему 3 сравнения, В случае несовпадения сигналов по какому-то из разрядов нулевой сигнал с выхода схемы 3сравнения поступает на вход 26 блокауправления 8 и далее на вход данныхтриггера 31 пуска (см, фиг,2), навход записи которого поступают импульсы с элемента И 30, Триггер 31устанавливается в нулевое состояние,Сигнал логического нуля с выходатриггера 31 поступает на второй входэлемента И 30 и запрещает прохождениетактовых импульсов с выхода генерато"ра 29 на узлы и блоки устройства.Устройство переходит в состояниеОстанов", о цем свидетельствует нулевой сигнал, поступающий с выходатриггера 31 на выход 21 блока 8 управления и далее на вход 28 блока 7индикации. При этом сигналы поразрядного сравнения с выхода схемы сравнения 3 поступают на индикацию в блок7 индикации,Останов устройства производитсянажатием кнопки 39 Оброс . При этомсигнал с кнопки 39 поступает на входсброса триггера 3 1 и устанавливаетего в нулевое состояние,формула изобретения 1. Устройство для контроля логических блоков, содержащее блок управления, блок распознавания входов-выходов, регистр входов-выходов, схему сравнения, блок индикации, коммутатор и формирователь тестов, вклюцающий группу из И элементов И и группу из И триггеров, где И - число выводов контролируемого блока, выходы коммутатора соединены с выходами устройст 1553900ва для подключения к выводам контролируемого и эталонного блоков и с соответствующими входами схемы сравнения, группа разрядных выходов кото 5 рой соединена с группой входов блока индикации, входы блока распознавания входов-выходов являются входами устройства для подключения к выводам контролируемого блока, а выходы подключены к информационным входам соответствующих разрядов регистра входов-выходов, выходы которого соедине" ны с управляющими входами коммутатора и Формирователя тестов, первый выход блока управления соединен с первым синхровходом Формирователя тестов, информационные выходы которого соединены с информационными входами коммутатора, второй выход блока управления соединен с установочными входами регистра входов-выходов и формирователя тестов, третий выход блока управления соединен с синхровходом регистра вхо" дов-выходов, о т л и ч а ю щ е е с я 25 тем, цто, с целью повышения достоверности контроля, формирователь тестов выполнен в виде генератора псевдослучайных кодов, а в устройстве третий, четвертый, пятый выходы блока управления соединены соответственно с вторым синхровходом, входами управ" ления сдвигом и режима формирователятестов, входы настройки которого соединены с выходами блока распознавания35 входов-выходов, третий и шестой выходы блока управления соединены соответственно с первым и вторым входами блока индикации, синхровыход формирователя тестов и выход несравнения 4 О схемы сравнения соединены соответственно с входами разрешения и блокировки блока управления, при этом в формирователь тестов введены группа из (И) мультиплексоров, узел сверт ки и регистр настройки, причем управ" ляющие входы мультиплексоров группы являются управляющими входами форми" рователя тестов, разрядные выходы регистра настройки соединены с первыми входами элементов И группы, выход первого разряда регистра настройки является синхровыходом формирователя тестов, вторые входы элементов Й группы соединены с выходами соответ- . ствующих триггеров группы и первыми информационными входами мультиплексоров группы и с информационными выходами Формирователя тестов, выходы элементов И группы соединены с входами узла свертки, выход которого соединен с входом данных первого триггера группы и вторым информационным входом первого мультиплексора группы, выход 1.-го мультиплексора группы соединен с входом данных (1+1) -го триггера гругпы (1=1-И) и с вторым информа" ционным входом (+1)-го мультиплексора группы, обьединенные синхровходы и входы установки триггеров группы являются соответственно синхровходом и входом установки Формирователя тестов, входы управления сдвигом, данных и переноса регистра настройки являют" ся соответственно входами управления сдвигом, настройки и режима Формирова теля тестов.2. Устройство по и. 1, о т л и ц а ю щ е е с я тем, цто блок управления содержит генератор импульсов, пять элементов И, три счетчика, регистр, память, схему сравнения, три триггера, два элемента ИЛИ и элемент 2 И-ИЛИ, кнопки Сброс" и "Пуск", при" цем выход генератора импульсов соединен с первым входом первого элемента И, второй вход которого соединен с выходом первого триггера и третьим выходом блока управления, а выход соединен с первыми входами второго, третьего, четвертого, пятого элементов И, с синхровходом первого триггера и счетным входом первого счетчика, вход сброса которого соединен с выходом первого элемента ИЛИ, а выход переполнения соединен с входом сброса второго счетчика, синхровходом регистра, первым входом второго элемента ИЛИ, установочным входом второго триггера и синхровходом третьего триггера, выход кнопки "Пуск" соединен с установоцным входом первого триггера, вход данных которого явля" ется входом блокировки блока управления, выход кнопки "Сброс" соединен с входом сброса первого, второго и третьего триггеров, первым входом первого и вторым входом второго эле" ментов ИЛИ и является вторым выходом блока управления, выход второго элемента И соединен со счетным входомвторого счетчика, выходы которогосоединены с первой группой адресныхвходов памяти, вторая группа адресныхвходов которой соединена с группойвыходов регистра и с шестым выходомблока управлеНия, выходи памяти сое"динены с первой группой входов схемы сравнения, вторая группа входов которой соединена с выходами третьего с 1 четчика и с входами данных регистра, выход схемы сравнения соединен с вторым входом второго элемента И и с г 1 ервым входом элемента 2 И-ИЛИ, выход которого является пятым выходом блока управления выходы третьего элеФмента И и второго элемента ИЛИ соединены соответственно со счетным и сбросовым входами третьего счетчика, вторые входы третьего элемента И и лемента 2 И-ИЛИ являются входом разфешения блока управления, прямой и инверсный выходы второго триггерасоединены с третьим и четвертым входами элемента 2 И-ИЛИ, вход данныхтретьего триггера соединен с прямымвыходом второго триггера, прямой выход третьего триггера соединен с вторыми входами первого элемента ИЛИ ипятого элемента И, выход которогоявляется первым выходом блока управления, инверсный выход третьего триггера соединен с вторым входом четвер"того элемента И, выход которого является четвертым выходом блока управления,Соста вител ь К. Ха зова актор Л,Пцолинская Техред И.Дидык Корректор Т. Палицюттютют ее тттиа юттттеШ Юв Ш ЮВШ57 Тираж 564Государственного комитета и113035, Москва, ЖПодписноеениям и открытиям при ГКНТ ССС кая наб., д, 4 Лизводственно ательский комбинат "Патент", г. Ужгород,агарина, 101