Устройство для сравнения двоичных кодов

СОЮЗ СОВЕТСНИХ 6 ССНЦВППНа и ОЮ (1 И Г 704 ЫЙ КОМРЕТЕНИНИЕ И ИТЕТ СССРЙ И ОТНРЫТИ ГОСУДАРСТВЕПО ДЕЛАМ ИЗОБ РЕТЕН ОПИС Н АВТОР иидвтВъстВУ(21) 3500979/18-24 ных. кодов и их асинхронном приеме (22) 15;10.82 ,по отношению к сигналу синхронизации (.46) 07.02.84 Бюл. р .5 . при анализе достоверности передачи .(72) В.И.Зайцев и В.А.Немкова инФормации,в блок сравнения введены (53) 681.325,5(088.8) элемент ИСКЛЮЧИОЩЕЕ ИЛИ, двоичный (56). 1. Авторское свидетельство СССР счетчик и,деаиФратор, а в блок ФорВ 781807, кл.: 6 Об Г 7/04, 1979, мирования результатов сравнения2. Авторское свидетельство СССР второй элемент ИЛИ-НЕ, причем ин- В 798816, кл. 6 .06 Г 7/04,1979 . Формационные входы блока сравнения (прототип), ". : соединены с, входами элемента ИСКЛЮ (54)(57) УСТРОЙСТВО ДОЯ СРАВНЕНИЯ ЧИПЦЕЕ ИЛИ, выход которого через эле- ДВОИЧНШ КОДОВ, содержащее блок срав-. мент НЕ подключен к входу установки иения, включающий элемент НЕ, и блок, в ноль двоичного счетчика, счет- Формирования результатов сравнения, ный вход которого соединен. с входомвключающий первый элемент ИЛИ-НЕ, синхронизации блока сравнения, выхопричем инФормационные входы блокады двоичного счетчика подключены к сравнения соединены с.шинами перво- соответствующим входам,дешиФратора,го и второго сравниваемых кодов, выход которого, являющийся выходом вХод синхронизации блока- сравнения блока сравнения, соединен с шиной подключен к шине синхронизации уст- фРавноф. устройства, с первым входом ройства, выходы блока Формирования блока сравнения и с первыми входамирезультатов сравнения подключены к первого .и второго элементов ИЛИ-.НЕ выходным шинам Больше" и фМеньшеф . блока Формирования результатов срав- Я устройства, входы первого элемента нения, вторые входы которых подключе" ИЛИ-НЕ.соединены. соответственно с ,: ны соответственно к второму и треть- .первым и вторым входами блока Форми- ему входам блока Формирования рерования результатов сравнения, а вы- зультатов сравнения и к шинам перход в . с его первым выходом,о т -вого и второго сравниваемых кодов, л и ч а ю щ е е с я тем, что, с а выходы - соответственно к первому целью повышения надежности устрой- и второму выходам блока формироваства эа счет обеспечения работоспо- ния результатов сравнения и к шинам соЪности при сравнении расфаэирован- фМеньшеф и "Больше" устройства.Изобретение относится к автоматике и вычислительной технике, в частности к цифровым вычислительным машинам третьего - четвертого поколе-. ний, и предназначено для использования в устройствах ввода-вывода, мо- . дулях обмена с периферийными устройствами и в контрольно-проверочной аппаратуре при анализе достоверности передачи информации с последующей ее корректировкой.Известно устройство поразрядного сравнения кодов с выделением сигналов "Большеп и "Меньше" или ПРавно", содержащее логические схемы И, ИЛИ, НЕ и др и Д -К триггеры 1 .. Недостатком устройства является низкая достоверность функционирования при сравнении кодов, задержанных во времени между собой с невозможностьи синхронизации сравниваемых кодов, При наличии синхронизации на Э -Ктриггерах - большим количеством ложных срабатываний.Наиболее близким к изобретению ,по технической сущности является устройство для сравнения двоичных чисел, содержащее блок сравнения, включающий 3 -К триггеры, элементы ИЛИ,НЕ и блок формирования результатов сравнения на элементе ИЛИ-НЕ, причем информационные входы устройства соединены с первыми входами первого и второго 3 -К триггеров, первый информационный вход устройства через первый элемент НЕ подключен к второму входу 3 второго,З -К триггера, второй информационный вход устройства через второй элемент НЕ соединен с вторым входом 3 первого 3 -К триггера, прямой выход которого подключен к первому входу пер вого элемента ИЛИ, выход которого соединен с входом установки в нулевое .состояние второго 3 -К триггера, прямой выход которого подключен к первому входу второго элемента ИЛИ, выход которого соединен с входом установки в нулевое состояние первого 3 -К триггера, инверсный выход которого подключен к третьему входу 3 второго 3 -К триггера, инверсный выход которого соединен с третьим 5 входом 3 первого 3 -К Триггера, пряьие выходы первого и второго 3 "К триггеров соединены с первым и вто" рым выходами устройства и с первым и вторым входами элемЕнта ИЛИ-НЕ, 5 выход которого подключен к третьей выходной шине устройства, вход синхронизации устройства соединен с входами Э -К триггеров, вход начальной установки устройства подключен к вторым входам элементов ИЛИ 2 .Однако устройство не обеспечивает непрерывную проверку всех битов кодовой информации, так как при первом же неравенстве схема блокируется и требует, для продолжения работы, обнуления. Кроме того, нарушается достоверность информации при сравнении сдвинутых между собой во времени кодов больше, чем на половину импульса битовой единицы, так как узлом сравнения вырабатываются ложныесигналы неравенства. Устройство неработоспособно при асинхрон. ном приеме сравниваемой расфазиро ванной информации по отношению кимпульсам синхронизации.Целью изобретения является повышение достоверности и надежности за счет обеспечения функционирования при сдвиге кодов во времени друг относительно друга и при асинхронном приеме их по отношению к сигналу синхронизации при анализе достоверности передачи информации.20 Поставленная цель достигаетсятем, что в устройстве для сравнения двоичных кодов, содержащем блок сравненйя, включающий элемент НЕ, и блок формирования результатов 25 сравнения, включающий первый эле-,мент ИЛИ-ЙЕ, причем информационные входы блока сравнения соединены с шинами первого и второго сравниваемых кодов вХоД синхронизации блока сравнения подключен к шине синхронизации устройства, выходы блока формирования результатов сравнения подключены к выходным шинам фБольшеф и "Меньше" устройства, входы первого элемента ИЛИ-НЕ соединены соответственно с первым и вторым входами блока формирования результатов срав,нения, а выход - с его первым выхо-.дом, и блок сравнения введены элемент ИСКЛВЧЗЧЯЦЕЕ ИЛИ, двоичный счет чик и дешифратор, а .в блок формирования результатов сравнения - второй элемент ИЛИ-НЕ,.причем информационные входыблока сравнения соединены с входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого через элемент НЕ подклшчен к входу установЪи. в ноль двоичного счетчика, счетный вход которого соединен с входом синхронизации блока сравнения, выходы двоичного счетчика подключены к соответствующим входам дешифратора, выход которого, являющийся выходом блока сравнения, соединен с шиной "Равноф устройства, с первым входом блока сравнения и с первыми входами первого и второго элементов ИЛИ-НЕ блоКа формирования результатов сравнения, вторые входы которых. подключены соответственно к второму и третьему входам блока формирования результа тов сравнения и к шинам первого ивторого сравниваемых кодов, а выходы - соответственно к первому и второМУ, выходам блока формирования результатов сравнения и к шинам фйеньше" и 1 больше" устройства.При поступлении на информационныевходы А и В устройства кодов, сдвинутых .между собой по фазе, т.е. с задержкой во времени, на выходе С элемента НЕ в момент несовпадений значений уровней на входах А и В . присутствуют низкие уровни напряжения (вторая и третья строки на фиг. 3), а в .момент совпадения- высокие (первая и четвертая строки на фиг. 3). На выходе С элемента НЕ, соединенного с входом 1 счетчика 3, низкие уровни напряжений разрешают счет импульсов, поступающих на вход синхронизации устройства, а высокие обнулять счетчик, т.е, запрещатьих счет. С увеличением расфазировки,т.е, задержки между собой кодов, по.ступающих на входы А и В, время разрешения на счет импульсов синхронизации увеличивается, а время обнуления и запрета - уменьшается (графи 45 55 ЖПри этом оптимальный период следования импульсов синхронизации определяется длительностью импульса высокого уровня напряженияи временем задержки сдвига) сравниваел ьвх кодов ь 3 по соотношению й 5 л лЦц 1 ЯсНа фиг. 1 приведена блок-схема устройства для сравнения кодов; на фиг, 2 -. временная диаграмма работы устройства; на фиг. 4 - 5 таблицы истинности работы устройства.Устройство содержит входной блок 1 сравнения с информационными входами А и В, выполненный на логиче-35 )скнх элемейтах ИСКЛЮЧАКЦЕЕ ИЛИ-НЕ 2, двоичном счетчике 3 и дешифраторе 4, вход 5 синхронизации и блок 6 форми" рования резулвтата сравнения, содер- жащий два элемента.ИЛИ-НЕ 7 и 8 и рО выходные шины 9-11Устройство работает следующим образом.На вход синхронизации устройства непрерывно поступают синхронизирую щие импульсы .(СИ).При равенстве кодов при поступлении на информационные входы А и В устройства сравниваемых кодов в фазе по отношению друг к другу, на выходе С элемента НЕ 2 присутствует высокий уровень напряжения, обнуляющий счетчик 3 и запрещающий счет импульсов синхронизации (на фиг.3 первая и четвертая строки, на фиг.4 последняя строка), при этом на выход 3 блока 1 и на выход 9 устрой-.ства с дешифратора 4 поступает высокий уровень напряжения, а на выхо" ды устройства 10 и 11 -,низкие, Та-. кое состояние выходов устройства 40 свидетельствует о равенстве биТов кода, поступающих на информационные входы устройства. ки 1 А, В, С П А, В, Су Ш А В 1 С)с импульсами синхронизации 1-46.При неравенстве бита сравниваеьщх кодов,на одном из входов Аили В отсутствует импульс с высокимуровнем напряжения, что приводит кразрешению счета СЙ счетчиком 3 навремя длительности высокого уровняв сравниваемом бите. Период следования СИ выбирается так, что за этовремя, разрешенного счета, на выходе3 элемента .успеет появиться низкийуровень (,1 А, В, С, 3 во время следования 19-22 импулЬсов СИ, П - 17,24 импульсов СИ и Ш - 1 и 2 импульсов СИ на фиг. 2), при этом на выходе9 устройства появляется импульс низкого уровня, а на одном из выходов10 или 11 - высокий, при наличиина другом низкого,Такое состояние выходов устройства свидетельствует о неравенствесравниваемых битов кода. Ситуациисравнения приведены на фиг. 5. Суменьшением периода следования СИувеличивается точность сравнейия.битов кода при всех времейах задержек между ними и разной длительнос-тиимпульсов сравниваемых кодов ноприводит к,возрастанию оборудования.Для конкретных времен задержек между собой и длительности импульсовсравниваемых кодов, оптимальный период следования СИ можно определитьпо формуле"сц -". 2где и время высокого уровня напряжения входного кода;- время задержек (сдвига)между сравниваемыми кодами.Номер выделяемого импульса СИ дешнфратором 4 на выход с равен ц(2)й ф г4 фПри рассмотрении работы устрой"ства в.конкретном примере, когдакоды А и В поступают с длительномстью ь = 10 мкс высокого уровня напряжения с задержкой кода В на 2= 5 мкс (графики 1 А и В, фиг. 2По формуле (1)= 2,5 мкс, аномер импульса, на который дешифратор выделяет сигнал неравенств, поформуле (2) Я = 4 (код равен 0100,фиг. 4).Сравнение значений кодов А и Впроисходит побитно. Для наглядностиСИ (фиг. 2) пронумерованы от 1-годо 46-го. Первые биты кодов - высокие уровни, но код В сдвинут на 3 .Уровни во.время следования 1-гои 2-го СИ не совпадают (при А высокий, при В низкий), поэтому на выходе блока сравнения появится (фиг.2 С)сигнал С с низким уровнем, за этотпериод счетчик отсчитает два импугьса, но на 3-й СИ уровни (оба Высокие)совпадают, поэтому сигнал С формирует высокий уровень на 3-й и 4-Й СИ, запрещающий счет импульсов, дешифратор не сформирует сигнал низкого уровня (й должно быть равно 4), на шине 9 присутствует высокий уровень А = В. Аналогично блок 1 сравнивает последующие на входах А и В импульсы, Далее в коде А в интервале с 17-го по 20-й СИ отсутствует высокий уровень, а с 19-го по 22-й СИ присутствует высокий уровень в коде В, тогда на выходе блока 1 (с 19-го по 23-й СИ) формируется низкий уровень, разрешающий счег всех четырех импуль сов СИ, т.е, счетчик выработает двоичный код .0100 (равный десятичному -. 35 четырем), а дешифратор выработает сигнал д - низкий уровень (Фиг. 2) неравенства, который через элемент 7 поступит на шину 10 (А с В, Фиг5). 20Аналогичный случай виден в момент 33-го - 36-го СИ, где также не равны биты в кодах А и В, сигнал неравенств а низ кий, уровень 3 ) поступит через элемент 8 на шину 11 (АВ. ФиГ,5).Таким образом, предлагаемая схема достоверно сравнивает коды с учетом сдвига во времени между собой,В другом случае (,диаграюи П А, В, С, д, Фиг. 2), когда И = 8, сдвиг кодов равен шести синхроимпульсам, показана выработка неравенства (фиг, 2 б )на 24 Ом Си.Также:приведен случай (диаграМы Ш, фиг. 2), когда Н =. 2,5, т.е. дробное число, которое нужно округ- З 5 лить до целого числа, в нашем случае можно до двух, с тем, чтобы разность(- ) была равна не менее двух СИ, т,е, при неравенстве А и В дешифратор сработает, выдаст сигнал неравенства при й = 2, при коде.на выходах счетчика равном 0010 (Фиг. 3). Следует заметить., что чем больше выражено неравенство 2 сю, чем короче по длительности синхронизирующие импульсы, тем больший сдвиг. во времени можно допустить, между, сравниваемыми кодами даве при асинхронном приеме между сравниваемой информацией и импульсами СИ.Предлагаемое устройство надежно и достоверно синхронизирует сравниваемые коды,в широких пределах их расфазировки., не вйдавая ложных сигналов сравнения, и йоэволяет исклю" чнть традиционную шину. обнуления, требующую дополнйтельного оборудования для ее управления при побитном. сравнении всего кода. Кроме того, при различных вариантах длительности периода .следования синхронизирующих импульсов и изменении разрядности счетчика и дешифратора обеспечивает безотказную работу и достоверность сравнения в пределах аппаратурной надежности элементов. В предлагаемом устройстве возможно использование прогрессивной элементной базы с логикой ТТЛ, характерной для ЦВИ 4-го поколения, а также использование в ВИС-ах и СВИС-ах для устройств сравнения параллельных и.последовательных кодов, поступающих иа входы с большими расфазиров" камне1072038 Составитель Е, Иванов ехред И. Гергель Редактор Н. Бобкова Т Корректор И, Шаром Филиал ППП "Патент", г. Ужгород, ул. Проектна аказ 127/41 ВНИИПИ Г по дл 113035, Тираж 699сударственного коам иэобретений иосква, Ж, Рауш Подписноемитета СССРоткрытийская наб , д 4/5