Устройство для мажоритарного декодирования двоичных кодов

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1) Н 03 К 13 32 ВЕННЫЙ НОЧИТЕТ СССРИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ГОСУДАРСПО ДЕЛ ОПИСАНИЕ ИЗОБРЕТЕН ЕЛЬСТВ(54)(57) 1. УСТРОйСтВО ДЛЯ ЬвжОРИТАРНОГО ДЕКОДИРОВАНИЯ ДВОИЧНЫХ КОДОВ, содеражщее вспомогательный регистр, первый элемент И, первый элемент ИЛИ и информационный регистр,первый вход первого элемента И соединен с последовательным выходомвспомогательного регистра, второйвход с входом устройства, а выходс первым входом первого элемента ИЛИ,вход информационного регистра подключен к выходу первого элемента ИЛИ,а последовательный выход - к второмувходу первого элемента ИЛИ, о т л ич а ю щ е е с я тем, что, с цельюповышения быстродействия устройства,в него внедены сумматор по модулюдва, второй, третий, четвертый, пятый и шестой элементы И, триггер,второй, третий и четнертый элементыИЛИ, первый и второй элементы НЕ,счетчик, дешифратор, генератор тактовых импульсов и коммутатор, причем перный вход сумматора по модулюдна подключен к входу устройства ик второму входу первого элеь:ента И,второй вход соединен с последовательным выходом вспомогательного ре- .гистра, а выход - с первым входомвторого элемента И, второй вход которого подключен к первому выходутриггера, а выход соединен с входомвспомогательного регистра, параллельные выходы которого соединены с входами второго элемента ИЛИ, выход ко-,торого соединен с вторым входом 801 077050 А третьего элемента И и с входом перво го элемента НЕ, выход которого подключен к первым входам четвертого и пятого элементов И, вторые входы третьего и пятого элементон И соединены с нулевым выходом дешифратора, а выходы их подключены соответственно к входу триггера и перному входу третьего элемента ИЛИ, второй выход триггера соединен с первым выходом устройства и с вторым входом четвертого элемента И, выход которого подключен к второму входу третьего элемента ИЛИ, выход которого соединен с входом второго элемента НЕ и с синхронизирующим нходом коммутатораР л при этом первый вход шестого элемен- Е та И соединен с выходом генератора тактовых импульсов, второй вход с выходом второго элемента НЕ, а выход через счетчик подключен к вхо Се ду дешифратора, нулевой и Ю -й ныходы которого подключены соответст- ф венно к первому и второму входам четвертого элемента ИЛИ, К -е (К=1, , Н -1) выходы дешифратора ( ,) подключены к соответствующим управляющим входам коммутатора, причем выход четвертого элемента ИЛИ под- ф 4 ключен к другому управляющему входу коммутатора, информационные входы которого соединены с параллельными СД выходами информационного регистра, кроме того, выход первого элемента ИЛИ соединен с вторым, а выходы коммутатора - с третьими выходами устройстна,четвертый выход которого подключен к выходу третьего элемента ИЛИ2. Устройство по п. 1, о т л и фф ч а ю щ е е с я тем, что коммутатор содержит группу блокон элементов И, блок элементов ИЛИ и блок элементов И, причем первый входы элементов И каждого блока группы блоков элементов И соединены с соответствующими информационными входами коммутатора, вторые входы которых .1077050 соединены с соответствующими управ-ляющими входами коммутатора, а выходы - подключены к входам. соответствующих элементов ИЛИ блока элементовИЛИ, выходы которых соединены с пер" Изобретение относится к телемеханике, технике связи и вычислительнойтехнике и может быть использовано всистемах передачи и хранения данныхдля декодирования двоичных кодов,Известно устройство для мажоритарного декодирования двоичных кодов,содержащее вспомогательный регистр,мажоритарный элемент, элемент И, элемент ИЛИ и информационный регистр 12Однако наличие в известном устройстве мажоритарного элемента, требующего трехкратного повторения информации, снижает его быстродействие.Наиболее близким по техническойсущности к предлагаемому являетсяустройство для мажоритарного декодирования двоичных кодов, содержащеевспомогательный регистр, первый элемент И, первый элемент ИЛИ и информационный регистр, первый вход первоо элемента И соединен с последовательным выходом вспомогательного. Регистра, второй вход с входом устройства, а выход - с первым входом первого элемен.та ИЛИ, вход информационного регистра подключен к выходу первого элемента ИЛИ, а последовательный выход - к второму входу первого элемента ИЛИ 2.Недостатком данного устройстваявляется низкое быстродействие,обусловленное необходимостью трехкратного повторения.Цель изобретения - повышение быстродействия,Указанная цель достигается тем,что в устройство для мажоритарногодекодирования двоичных кодов, содержащее вспомогательный регистр, первый элемент И, первый элемент ИЛИ иинформационный регистр, первый входпервого элемента И соединен с последовательным выходом вспомогательногорегистра, второй вход с входом устройства, а выход - с первым входомпервого элемента ИЛИ, вход информационного регистра подключен к выходу первого элемента ИЛИ, а последовательный выход - к второму входупервого элемента ИЛИ, введены сумматор по модулю два, второй, третий,четвертый, пятый и шестой элементы Итриггер, второй, третий и четвертыйэлементы ИЛИ, первый и второй элевыми входами соответствующих элемен,тов И блока элементов И, вторые входы которых соединены с синхронизирующим входом коммутатора, а выходы - с соответствующими выходами коммутатора менты НЕ, счетчик, дешифратор, генератор тактовых импульсов и коммутатор, причем первый вход сумматора по модулю два подключен к входу уст ройства и к второму входу первогоэлемента И, второй вход соединен с последовательным выходом вспомогательного регистра, а выход - с первым входом второго элемента И, вто рой вход которого подключен к первому выходу триггера, а выход соединен с входом вспомогательного регист ра, параллельные выходы которого соединены с входами второго элемен та ИЛИ, выход которого соединен свторым входом третьего элемента И и с входом первого элемента НЕ, выхоц которого подключен к первым входам четвертого и пятого элементов И, 0 вторые входы третьего и пятого элементов И соединены с нулевым выходом дешифратора, а выходы их подключены соответственно к входу триггера и первому входу третьего элемента ИЛИ, второй выход триггера соединен с первым вЫходом устройства и с вторым входом четвертого элемента И, выход которого подключен к второму входу третьего элемента ИЛИ, выход которого соединен с входом второго З 0 элемента НЕ и с синхронизирующимвходом коммутатора, при этом первый вход шестого элемента И соединен с выходом генератора тактовых импульсов, второй вход с выходом второго 35 элемента НЕ, а выход - через счетчик подключен к входу дешифратора, нулевой и И-й выходы которого подключены соответственно к первому и второму входам четвертого элеменТа 40 ИЛИ, К-е (К=1 И) выходы дешифратора подключены к соответствующим управляющим входам коммутатора, причем выход четвертого элемента ИЛИ подключен к другому управляющему вхо.45 ду коммутатоРа, информационные входыкоторого соединены с параллельными выходами информационного регистра, кроме того, выход первого элемента ИЛИ соединен с вторым, а выходы коммутатора - с третьими выходами устрой ства, четвертый выход которого под-,ключен к выходу третьего Элемента ИЛИ,Коммутатор содержит груцпу блоковэлементов И, блок элементов ИЛИ иблок элементов И, причем первые входы элементов И. каждого блока группы блоков элементов И соединены ссоответствующими информационными входами коммутатора, вторые входы которых соединены с соответствующимиуправляющими входами коммутатора,а выходы подключены к входам соответствующих элементов ИЛИ блока элементов ИЛИ, выходы которых соединены спервыми входами соответствующих элементов и блока элементов И, вторыевходы которых соединены с синхронизирующим входом коммутатора, а выходы - с соответствующими выходамикоммутатора.На фиг. 1 представлена структурная схема устройства для мажоритарного декодирования двоичных кодов;на фиг. 2 - структурная схема коммутатора,Устройство содержит сумматор 1 помодулю два, вспомогательный регистр2, элементы 3 - 8 И, элементы 912 ИЛИ, информационный регистр 13,триггер 14, элементы 15 и 16 НЕ,счетчик 17,. дешифратор 18, генератор19 тактовых импульсов, коммутатор20, вход 21, выходы 22 - 25 устройства, а коммутатор 20 содержит группу 26, состоящую из блоков 27-127-И элементов И, содержащих элементы 28-1 - 28-И И, блок 29 элементовИЛИ, состоящий из элементов 30-130-М ИЛИ и блок 31 элементов И, состоящий из элементов 32-1 - 32-И И.Первый вход сумматора 1 по модулю два подключен к входу первогоэлемента 3 И, второй вход соединенс выходом вспомогательного регистра 2, а выход - с входом второгоэлемента И 1, вход которого подключен к первому входу триггера 14,а выход соединен с входом вспомогательного регистра 2, параллельныеи последовательный выходы которогоподключены соответственно к входамвторого элемента 10 ИЛИ и к входупервого элемента 3 И, выход второгсэлемента 10 ИЛИ соединен с входомтретьего элемента 5 И и с входомпервого элемента 15 НЕ, выход которого подключен к входам четвертогои пятого элементов б и 7 И. Вторыевходы третьего и пятого элементов5 и 7 И соединены с выходом дешифратора 18, а выходы их подключены соответственно к входу триггера 14 ивходу третьего элемента 11 ИЛИ, причем выход триггера 14 соединен с выходом 25 устройства и с входом четвертого элемента б И, выход которогоподключен к входу третьего элемента11 ИЛИ, выход которого соединен с выходом 22 устройства, а также с входом второго элемента 16 НЕ и с синхронизирующим входом коммутатора 20,первый вход шестого элемента 8 И сое 40 45 50 сообщений.В случае, когда все одноименныеразряды принятых первых двух сообщений совпадают, третье сообщение непринимается и результат декодирова. -ния поступает на выход устройствапосле приема второго сообщения, При60 этом первое сообщение поразр днопоступает на вход 21 устройства ичерез сумматор 1 по модулю два (насумматоре 1 по модулю два поступившие разряды первого сообщения складываются с нулем, что не приводит к 5 10 15 20 25 30 35 динен с выходом генератора 19 тактовых импульсов, второй вход с выходом второго элемента 16 НЕ, а выход - с входом счетчика 17. И-й (где И количество разрядов одного сообщения количество выходов дешифратора 18, количество информационных и управляющих входов коммутатора 20, количество параллельных выходов информа. ционного и вспомогательного регистров 2 и 13, количество блоков 27 элементов И в группе 26, количество элементов 28 И в каждом блоке 27 элементов И группы 26, количество элементов 30 ИЛИ в блоке 29 элементов ИЛИ, количество элементов 32 И в блоке 31 элементов И, количество входов каждого элемента 30 ИЛИ блока 29 элементов ИЛИ) и нулевой выходы дешифратора 18 подключены соответственно к первому и второму входам четвертого элемента 12 ИЛИ, К-е (где К=1,И) управляющие выходы дешифратора 18 соединены с соответствующими управляющими входами коммутатора 20, а вход соединен с выходом счетчика 17, выход четвертого элемента 12 ИЛИ подключен к другому управляющему входу коммутатора 20, информационные входы которого соединены с параллельными выходами информационного регистра 13, первый вход первого элемента 9 ИЛИ подключен к выходу первого элемента 3 И, а второй вход и выход соединены соответственно с выходом и входом информационного регистра 13, выход первого элемента 9 ИЛИ и выход коммутатора 20 соединены с выхо.дами 24 и 23 устройства соответственно, через которые осуществляется выдача информации последовательным и параллельным кодами.Устройство работает следующим образом.В исходном состоянии вспомогатель ный и информационный регистры 2 и 13 и счетчик 17 обнулены, а триггер 14 установлен в единичное состояние (под единичным состоянием триггера 14 понимается состояние, когда на его первом выходе действует единичный сигнал) . Генератор 19 тактовых импульсов формирует тактовые импульсы с периодом следования разрядових изменению) и элемент 4 И (на пер вом входе элемента 4 И действует единичный сигнал с первого выхода триггера 14) принимается во вспомогательный регистр 2. Информационный регистр 13 в данном случае сохраняет нулевое состояние, так как на первый вход элемента 3 И поступает код 0 ф,При приеме разрядов второго сообщения одноименные разряды первого сообщения с выхода вспомогательного регистра 2 поступают на первый вход элемента 3 И и на второй вход сумматора 1 по модулю два. Если 1-й разряд первого сообщения равен 1 и на вход 21 устройства при приеме 1-го разряда второго сообщения посту 5 1 О 15 20 25 30 35 40 45 50 55 60 65 пает также код 1 ф, то открывается элемент 3 И и через первый элемент9 ИЛИ код 1 записывается в 1-йразряд информационного регистра 13.Если 1-й разряд первого сообщенияравен 1, а на вход 21 устройства при приеме 1-го разряда второгосообщения поступает код 0, то в1-м разряде информационного регистра 13 останется код0 . Одновременно с приемом разрядов второго сообщения и записью конъюнкции одноименных разрядов первых двух сообщенийв информационный регистр 13 с сумматора 1 по модулю два через элемент4 И во вспомогательный регистр 2 будет приниматься результат суммирования по модулю два одноименных разрядон перного (поступающего с вспомогательного регистра 2) и второго сообщений. Следовательно, после приема второго сообщения во вспомогательный регистр 2 будет принят результат суммирования по модулю дна,а в информационный регистр 13конъюнкция одноименных разрядон первых двух сообщений. Во время приемакак первого, так и второго сообщений на нулевом выходе дешифратора18 и, следовательно, на первых входах элементов 5 и 7 И будет нулевойсигнал (единичный сигнал на нулевомвыходе дешифратора 18 появляется нслучае, когда счетчик 17 зафиксирует число 2 И, где И - разрядностьодного сообщения) . Поэтому независимо от того, какие сигналы действуют на вторых входах этих элементов,на их выходах будут нулевые :игналы.Так как нулевой сигнал, действующий с выхода элемента 5 И, не меняет сос тояния триггера 14, то и на выходахэлементов 6 и 7 И и элемента 11 ИЛИтакже будут действовать нулевые сигналы. Тактовые импульсы с генерато-. 8 И (на втором его входе действует единичный сигнал с выхода элемента 16 Н),и суммируются счетчиком 17,ра 19 при этом проходит через элемент Как только счетчик 17 зафиксирует число 2 И, свидетельствующее о приеме двух сообщений, то на нулевом выходе дешифратора 18 сформируется единичный сигнал,.Этот сигнал, вопервых, действуя через элемент 12 ИЛИ на управляющий вход коммутатора 20, открывает по второму входу элементы И 28-1 - 28-Б группы 26 блоков 27-1 - 27-Н элементон И (фиг.2), во-вторых, при наличии на всех параллельных выходах вспомогательногорегистра 2 нулей (это соответствует случаю 1) обеспечивает формирование на выходах элемента 15 НЕ, элемента 7 И и элемента 11 ИЛИ единичногосигнала, Единичный сигнал с выходаэлемента 11 ИЛИ, во-первых, проходитчерез элемент 16 НЕ, закрывает элемент 8 И и прекращает поступление тактовых импульсов на счетчик 17,во-вторых, поступает через синхронизирующий вход коммутатора 20 на нторые входы элементов 32 И блока 31 элементов И и открывает их.Наличие единичного сигнала навторых входах элементов 28 И группы 26 блоков 27 элементов И и блока 31 элементов И обеспечивает выдачу информации параллельным кодом с парал. лельных выходов информационного регистра на выходы 23 устройства, Последовательным кодом результат декодирования выдается на выход 24 устройства в течение приема второго сообщения (по мере записи конъюнкции одноименных разрядов первых двух сообщений в информационный регистр 13)Таким образом, в этом случае результат декодирования как последонательным, так и параллельным кодамибудет выдан соответственно на выходы 24 и 23 устройства после приема второго сообщения.В случае, когда в принятых и;,рныхдвух сообщениях хотя бы одна пара одноименных разрядов не совпала, после приема первого и второго сообщений принимаются последовательно разряды третьего сообщения, а помощью которых происходит исправление ошибок, После исправления последней ошибки прием третьего сообщения прекращается и результат декодирования выдается потребителю.В этом случае при приеме первого и второго сообщений устройство работает аналогично. Отличие состоит н том, что после приема второго сообщения хотя бы на одном из параллельных выходон вспомогательного регистра 2, а, следовательно, и на выходе элемента 10 ИЛИ действует единичный сигнал. Этот единичный сигнал при появлении на нулевом выходе дешифратора 18, а следовательно, и на первом входе элемента 5 И разрешающего сигнала (разрешающий сигнал, появляется после того как счетчик 17 зафиксирует число 2 И) проходит через элемент 5 И и устанавливает триггер 14 в нулевоесостояние (в исходном состоянии триг гер 14 находится в единичном состоянии) . В результате этого закрывается элемент 4 И и на выходе 25 устройства (соответственно на первом входе элемента 6 И) формируется единичный сигнал, по которому на приемной стороне стирается переданная последовательным кодом информация,Эта информация является неправильнойтак как 1-е (1=1, , Б) одноименные разряды первого и второго сообщений не совпали (значения этих разрядов будут определяться после приема 1-х разрядов третьего сообщения по совпадению двух из трех одноименных разрядов трех сообщений) . Кроме того, единичный сигнал с выхода элемента 10 ИЛИ инвертируется элементом 15 НЕ и нулевой сигнал с его вы. .хода закрывает элементы 6 и 7 И, в результате чего на выходе 22 уст,ройства, а следовательно, на синхронизирующем входе коммутатора 20 и входе элемента 16 НЕ действует нулевой сигнал. Под действием нулевого сигнала на синхронизирующем входе закрывают-. ся вторые входы элементов 32 И блока 31 элементов И и информация с параллельных выходов регистра 13 не- поступает на выходы 23 устройства, Под действием нулевого сигнала на входе элемента 16 НЕ на его выходе формируется единичный сигнал, который разрешает проходить тактовым импульсам с генератора 19 тактовых импульсов через элемент 8 И на счетчик 17, где продолжается их суммирование.Третье сообщение поразрядно поступает на вход сумматора 1 по модулюдва и на вход элемента 3 И. На сумматоре 1 по модулю два происходит поразрядное суммирование третьего сообщения с содержимым вспомогательного регистра 2 (результатом поразрядного суммирования первых двух сообщений) без записи результата вовспомогательный регистр 2, так как"закрыт элемент 4 И,П р и м е р, Допустим первое ивторое сообщение не совпали в 3-мразряде. Это значит, что в 3-м разряде вспомогательного регистра 2имеется единица. При приеме 1-х разрядов третьего сообщения ) ) навыходе вспомогательного регистра 2,а следовательно, и на первом входеэлемента 3 И действует нулевой сигнал (это значит, что все 1-е (1 3)одноименные разряды первых двух сооб6 6 щений совпали)На втором входе элемента 3 И в то же время будут Х-еразряды третьего сообщения (0или 1 ф) .Наличие нуля на первом входе элемента 3 И приводит к тому, что в течение поступления всех 1-х (1 3) разрядов третьего сообщения на первомвходе элемента 9 ИЛИ тоже нулевойсигнал и, следовательно, в результате их диэъюнкции с одноименными1-ми (1 3) разрядами информационногорегистра 13 содержимое регистра 13не изменяется. Счетчик 17 при этомфиксирует число 2 М+1 (1 3) и на К-мвыходе дешифратора (К) появляетсяединичный сигнал. Этот сигнал поступает на управляющийвход коммутатора 20 и открывает его(т.е. открывает по второму входу 20 элементы 28 И группы 26 блока блоков элементов И, Но в этом случаезакрытым остается синхронизирующийвход коммутатора 20 (т.е, за.,рытыэлементы 32 И блока 31 элементов И) 25 так как состояние остальных узловустройства не меняется и на выходах23 устройства будет нулевой сигнал.На выход 24 устройства при этом выдаются 1-е (1 3) разряды информаци онного регистра 13.При поступлении на вход 21 устройство 3-го (1=3) разряда третьего сообщения, на выходе вспомогательногорегистра, 2 действует единичный сигнал (так как первые два сообщенияв 3-м разряде не совпали) . Если вэтом случае 3-й разряд третьего сообщения равен 1, то она проходитчерез элемент 3 И и в результате 40 дизъюнкции с 3-м Разрядом содержимого информационного регистра 13эта единица оказывается в 3-м разряде 13 (в информационном регистре13 в разрядах, номера которых соот ветствуют несовпавшим одноименнымразрядам первых двух сообщений, хранятся нули) .В-случае, если 3-й разряд третьего сообщения равен 0, на выходеэлемента 3 И действует нулевой сигнал и содержимое информационного регистра 13 остается неизменным. Такимобразом, по значению 3-го разрядатретьего сообщения и значению содержимого 3-го разряда информационногорегистра 13 осуществляется коррекция 3-го разряда результата декодирования. В общем случае несовпавшими могут быть несколько одноименныхразрядов первых двух сообщений (в 0 вспомогательном регистре несколькоединиц) . Тогда аналогично рассмотренному осуществляется коррекция всехнесовпавщих разрядов до исправленияпоследнего иэ несовпавших однонмвн алых Разрядов первых двух сообщенийПосле исправления последнего иэ несовпавших одноименных разрядов навсех параллельных выходах вспомогательного регистра 2 действует нулевой, а на выходах элемента 15 НЕ,элемента б И (на первом его входеединичный сигнал с второго выходатриггера 14) и выходе 22 устройства - единичные сигналы. По единичному сигналу выхода 22 устройства прекращается передача третьего сообщения, а единичный сигнал с выходаэлемента 11 ИЛИ и К-го выхода дешифратора 18 поступает соответственнона синхронизирующий вход и соответствующий управляющий вход коммутатора 20 и открывает вторые входы элементов 28 И блоков 27 элементов И.Под действием этих сигналов информация параллельным кодом с выходов.регистра 13 через коммутатор 20 поступает на выходы 23 устройства. Нодля выдачи оставшихся И(1 - последний из несовпавших одноименныхразрядов первых двух сообщений) последовательным кодом необходимо, чтобы устройство продолжало работу доконца приема третьего сообщения. Таким образом, предлагаемое устройство позволяет выдать принятое )О сообщение как последовательным, таки параллельным кодами после приемавторого сообщения в случае, еслиошибка в первых двух сообщениях отсутствует, или после принятого 1-го 15 разряда третьего сообщения (1 - последний из несовпавших одноименныхразрядов первых двух сообщений) если в первых двух сообщениях имеютсяошибки. Это существенно повышает 2 О быстродействие устройства,1077050Составитель С .Кривуценко Редактор М.Янович Техред Т.Фанта Корректор С, Чернис ф Заказ 772/53 Тираж 862 Нодпи сное ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж, Рауюская наб, д. 4/5 Филиал ППП Патентф, г.ужгород, ул.Проектная, 4