Устройство для демодуляции двоичных сигналов

) (11 3(51) Н 04 1 27/2 П ДОПИСАНИЕ ИЗОБРЕТЕНИ ВТОРСКО ДЕТЕПЬСТ ем,ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Куйбышевский электротехнический институт связи(56) 1. Авторскоесвидетельство СССР 9 341170, кл. Н 04 В. 15/00, 1970.2. Авторское свидетельство СССР Р 794767, кл. Н 04 ) 27/22, 1979 (прототип ).(54)(57) УСТРОЙСТВО ДЛЯ ДЕМОДУЛЯЦИИ .ДВОИЧНЫХ СИГНАЛОВ, содержащеесумма тор, выход которого через последовательно соединенные дискриминатор уровня и ключ подключен к входу реле, выход которого соединен с входом регистра сдвига, выходы которого подключены к первым входам каналов обработки сигналов, вторые входь 1 которых подключены к соответствую щим выходам преобразователя входного сигнала, причем входы сумматора подключены к выходам каналов обработки сигналов, каждый из которых содержит линию задержки, первый выход которой соединен с входом блока оценки импульсной реакции,выходы которого соединены с первыми входами перемножителей, вычитающие блоки, первые входы которых подклю" чены к соответствующим вторым выходам линии задержки, вход которой является вторым входом канала обра" ботки сигналов, первыми входами которо" го являются вторые входы перемножите" леи, о т л и ч а ю щ е е с я т что, с целью уменьшения времени демодуляции, в него введены в каждый канал обработки сигналов формирователь опорных сигналов, первый и второй вычислительные блоки, формирователь частичных сумм, формирователь пороговых сигналов, сумматор с накопителем, блок. управления и дополнительный вычитающий блок, первый, вход которого соединен с выходом сумматора с накопителем, первый вход которого соединен с выходом блока управления и с первым входом формирователя пороговых сигналов, второй вход которого соединен с выходом формирователя частичных сумм,эС вход которого подключен к выходу первого вычислительного блока,. первые входы которого соединены с первыми входами второго вычислительного блока и с первыми выходами 1 формирователя опорных сигналов, входы которого подключены к первым входам перемножителей, выходы которых соединены с вторыми входами соответствующих вычитающих блоков, выходя которых подключены к соответ. ствующим, вторым входам второго вычислительйого блока, выход которого соединен с вторым входом сумматора с накопителем, причем вторые выходы формирователя опорных сигналов соединены с вторыми входами первого вычислител ного блока, а выход формирователя по роговых сигналов соединен с вторым входом дополнительного вычитающего блока, выход которого является выходом канала обработки сигналов.40 Изобретение относится к электросвязи и .может быть использованов системах передачи дискретной информации по каналам связи с межсимвольной интерференцией. 5Известно устройство передачидвоичных сигналов в многолучевомканале связи, содержащее блок измерения импульсной реакции канала,блок формирования опорного сигнала,перемножитель, интегратор и регистр 1 .Недостатком этого устройства является низкая помехоустойчивость." Наиболее близким техническимрешением к изобретению являетсяустройство для демодуляции двоичныхсигналов, содержащее сумматор, выходкоторого через последовательно соединенные дискриминатор уровня иключ подключен к входу реле, выход 20которого соединен с входом регистрасдвига, выходы которого подключеныК первым входам каналов обработкисигналов, вторые входы которых подключены к соответствующим выходампреобразователя входного сигнала,причем входы сумматора подключены квыходам каналов обработки сигналов,каждый из которых содержит линиюзадержки, первый выход которой соединен с входом блока оценки импульсной реакции, выходы которого соединены с первыми входами перемножителеи, вычитающие блоки, первыевходы которых подключены к соответствующим вторым выходам линии задержки, вход которой является вторымвходом канала обработки сигналов,первыми входами которого являютсявторые входы перемножителей 2 3.Однако известное устройство обладает большим временем демодуляции двоичных сигналов,Целью изобретения является уменьшение времени демодуляции. 45Поставленная цель достигаетсятем, что в устройство для демодуляции двоичных сигналов, содержащеесумматор, выход которого через последовательно соединенные дискриминатор уровня и ключ подключен квходу реле, выход которого соединенс входом регистра сдвига, выходыкоторого подключены к первым входамканалов обработки сигналов, вторыевходы которых подключены к соответствующим выходам преобразователя вход.ного сигнала, причем входы сумматора.подключены к выходам каналов обработкисигналов, каждый иэ которых содержит линию задержки, первый выход которой соединен с входом блока оценки импульсной реакции, выходы которого соединены с первыми входами перемножителей, вычитающие блоки,первые входы которых подключены к 65 соответствующим вторым выходам линии задержки, вход которой является вторым входом канала обработки сигналов, первыми входами которого являются вторые входы перемножителей, введены в каждый канал обработки сигналов формирователь опорных сигналов, первый и второй вычислительные блоки, формирователь частичных сумм, формирователь пороговых сигналов, сумматор с накопителем, блок управления и дополнительный вычитающий блок, первый вход которого соединен с выходом сумматора с накопителем, первый вход которого соединен с выходом блока управления и с первым входом формирователя пороговых сигналов, второй вход которого соединен с выходом формирователя частичных сумм, вход которого подключен к выходу первого вычислительного блока, первые входы которого соединены с первыми входами второго вычислительного блока и с первыми выходами формирователя опорных сигналов, входы которого подключены к первым входам перемножителей, выходы которых соединены с вторыми входами соответствующих вычитающих блоков, выходы которых подключены к. соответ. ствующим вторым входам второго вычислительного блока, выход которого соединен с вторым входом сумматора с накопителем, причем вторые выходы формирователя опорных сигналов соединены с вторыми входами первого вычислительного блока, а выход формирователя пороговых сигналов соединен с вторым входом дополни тельного вычитающего блока, выход которого является выходом канала обработки сигналов.На чертеже изображена структурная электрическая схема предлагаемого устройства. Устройство для демодуляции двоич.ных сигналов содержит Преобразователь 1 входного сигнала, каналы 2обработки сигналов, линию 3 задержки, блок 4 оценки импульсной реакции,вычитающие блоки 5, формирователь 6опорных сигналов, дополнительныйвычитающий блок 7, перемножители 8,формирователь 9 частичных сумм, регистр 10 сдвига, сумматор 11, дискриминатор 12 уровня, ключ 13, реле 14, первый и второй вычислительные блоки 15 и 16, формирователь17 пороговых сигналов, сумматор 18с накопителем, блок 19 управления.Устройство работает следующимобразом,Алгоритм оптимальнсго приема нафоне "белого" шума, предложенный визвестном устройстве:-+1 Ч 1:о Ч 10 та к такту не меняются,и поэтому в.,их вычислении на каждом такте обр 4 а-"(ботки нет необходимости. Поэтому длялюбого фиксированного числа М перекрывающихся посылок на приеме, ал-15 горитм, реализующий выражение (2)требует на каждом такте обработкиИ+1 1 Ч +1Мпераций умножения и М - ,2операций сложения для образования 20мсум 4 .ЕУ 5, где ) =0,1 М,М 1 ф Ии кроме того, 2-1 изменений знакаи 2 -1 операций сложения для обраэования всевозможных сумма ,К.Е Ь,а также (М) 2 операцийфсложения,цля образования всевозможных сумм.Еа.с .Е 5 .Б;, а также 2В с-вычитаний для вычисления всевозможных значений выражения в фигурныхскобках.35 В целом устройство, реализующееалгоритм в виде(21 требует накаждом такте обработки длительностью 2(2) Т секунд Мопераций умножения,И+1240 2 -1+2 (М) операций сложения вым м(читания) и изменения знака, а также2 вычитаний выражений в фигурныхскобках.Устройство же, реализующее алго ритм в виде (11 требует на каждомтакте обработки 2 мМ .И+1 операций,2 Г м Я+1изменения знака и сложения, 2 М 2Ьопераций вычитания, а также 2, й ум.ножений (возведений в квадрат). Отсюда видно, что устройство, реализующее (2 Ч, требует на каждом так 2 нмте в -раэ меньше .операций ум-,М Я+1255 ножения, как наиболее медленной,операции, чем устройство, реализующее алгоритм в виде (1) . Так например, при цифровой реализацииуказанных алгоритмов , если привести 60 .операцию умножения к операциям сложения, можно сравнить численно обаалгоритма, при максимальном числеразрядов Я в каждом отсчете.Таким образом, сигнал с выхода 65 канала связи поступает на преобраэо(2 ф 1 .Сравнивая выражения (1) и (2) можно видеть, что устройство, реали. зующее алгоритм согласно (21, требует гораздо меньшего числа операТ фМ2 Мо (Цс,.5(-т) с) 1=0где 5 (1) - реакция канала на одиночную посылку положительнойПОЛЯРНОСТИ2(С) - принимаемое колебание, преобразуем следующим образом.Раскрыв квадратные сКОбки и учиТатывая, что величина 2(ФЦС не эаовисит от б, и потому на комбинацию, доставляющую минимум приведенного выражения, влияния не оказывает, (1) можно представить в следующем виде: О(МТМ га Х. .5(+ ;Т 1С;м.о ММ"1ВЬХ, р. 75(+,Т)У 1"-О -Оо1 г В случае дискретной обработкисигналов, алгоритмы(11 и ( 2 1 могутбыть записаны в следующем виде:,где Й - число Дискретных сигналовна интервале 0 - МТ,и ММ МММх .Е а,. Е 2 5,С а аГЦЛ 1=ОЬ 1 ф 1-1 2 1:О:О 1 35. 1Последнее выражение в силу симметричности второго члена в фигурных скобках представим в видеММ ММ" 1 й МФхс 1 Е 2 5,-, ц,а " 5,51 1,1 1( М; О );+1 1 ) 1 1 Кций, чем устройство, функционирующее согласно (11. Действительно, при реализации алгоритма согласно (2 1 при медленных изменениях параМ метров Карала целичинь 1 о;: Г 5 ,5ь; к1БоБ.БФ 0 0 0 0БоББ О 0Боля б опорных С выхода формироватесигналов матрицы 5 д - Я поочередно поступают на первые входы второго вычислительного блока 1 б, на вторые входы которого поступают значения отсчетов 2(Ф) с выходов вычитающих блоков 5. На выходе формируется мат- рица-столбец 60 ватель 1 входного сигнала, в котором осуществляется операция дискретизации и аналого-цифрового преобразования.Преобразователь 1 входного сигна.ла имеет о Р" ) выходов, гдеГ - почлоса частот принимаемого видеосигнала, а М - скорость передачи,квадратные скобки означают, что берется целая часть дроби. С каждогоее выхода на второй вход соответствующего канала 2 обработки сигналовпоступают отсчеты сигнала Е(1) взятые через один тактовый интервалТ=1/"( В каждом канале 2 обработкисигналов отсчеты входного сигналапоступают на вход линии 3 задержкии затем в блок 4 оценки импульснойреакции, где формируются величиныБ, 55 , которыепредставляют собой отсчеты реакцииканала связи на одиночную пссылку,С выхода блока 4 оценки имйульснойреакции отсчеты сигнала поступаютна первые входы перемножителей 8,на вторые входы которых поступаютпосылки + 1 с выходов регистра 10сдвига, а выходы перемнокителей 8соединены со вторыми входами вычита.ющих блоков 5, на первые входы которых поступают отсчеты сигнала 2(г) 30Т.е. на выходе вычитающих блоков 5формируются отсчеты разностного сигнала 2(Ф),которые отличаются от отсчетов принимаемого сигнала Лтем, что из них вычтены последействия от всех предшествующих посылок.2 (1):Е(Ф)- Е й 5(1-Т),;:-м "Кроме того, отсчеты с выхода блока 4 оценки импульсной реакции поступают на формирователь б опорныхсигналов., задачей которого являетсяформирование матриц-столбцов 5 р,5,",5которые представляют собой совокупности отсчетов оценки реакции канала связи на одиночную посылку,сдвинутые друг относительно друга на интервал Т и ограниченныеодним и тем же интервалом анализаТ =МТ: 2(С)5 (1-Т)В,те12 тМатрица-столбец у поступает навторой вход сумматора 18 с накопителем, первый вход которого соединенс выходом блока 19 управления, который выдает всевозможные вариантыдвоичных векторов:Й =0,0( О ), 16-1, +1,т.е. получаем на выходеТ,М Н:а 3 " с. Е(1)5(1:-Т)Д .Е,еОдновременно с этим сдвинутыеотносительно друг друга. сигналы 5 Ом 1 с первых и вторых выходов формйрователя б опорных сигналов поступают на первый и второй входы первого вычислительного блока 15, на выходе которого формируются элементыквадратной матрицы Ц, ьБг 5 причем1( ),т.е, матрица треугольная вышедиагонали9(5,5,) (5,5 ) . 5,5,)0 5 5 .- 59которые поступают на вход формирователя 9 частичных сумм, на выходе которого формируется матрица-столбец Х, элементами которой являются суммы элементов строк и столбцов матрицы Й с одинаковым сначала первым индексом до достижения диагонали, а затем того же значения вторым индексом::. (Б 5 )+(55)+(5,Б )5 М-Л С выхода формирователя 9 частичны. сумм матрицы-столбцы Х поступают на второй вход формирователя 17 пороговых сигналов, на первый входкоторого поступает двоичный вектор с 1, а на выходе появляется величинаМММ1085012 Составитель О.Генкулич Техред Т.фанта К едакто орЛ Тяско Заказ 203/55 Тираж ВНИИПИ Государстве по делам изобре 113035; Москва, Ж5 одпис митета СССРоткрытийая наб., д. 4/ ного ений Рауш илиал ППП "Патентф, г. Ужгород, ул. Проектная,Затем сигналы с выходов сумматора 18 с накопителем и формирователя ,17 пороговых сигналов подаются на входы дополнительного вычитающего блока 7, на выходе которого появляется значение там Дус У-с 6 а лф а. у 15(- Т-1:ОТММ а1 с в с -с . а а 51-1 Т 5(Ф-Т)сИ,окоторое поступает на один из входовсумматора 11, на остальные входы которого поступают числа с выходовостальных аналогичных каналов 2 обработки сигналов. С выхода сумматора11 суммарное по всем и каналам 2 об-,работки сигналов значение разностипоступает на вход дискриминатора 12уровня, выбирающего наибольшее значение во всем перебираемом пространстве возможных комбинаций двоичных 5векторов а . После нахождения значения разности первый элемент вектораа (+1 или -1) поступает через ключе13 и реле 14 на вход регистра 10сдвига и на выход устройства.Преимущества предлагаемого уст ройства заключаются в уменьшениивремени демодуляции с одновременнымсохранением предельной (потенциальной)помехоустойчивости при приеме на фоне "белого" шума, что .позволяет при 15 заданном объеме оборудования увеличить скорость передачи информации,или при заданной скорости сократитьобъем оборудования, что, в свою очередь, ведет к улучшению зкономическихпоказателей и повышению .надежности.