Устройство для приема двоичных данных из самосинхронизирующегося потока информации

1083399 Изобретение относится к электросвязи и может быть использовано для .приема двоичных данных.Известно устройство для приема данных из самосинхронизирующегося потока информации, в котором каждый двоичный знак передается с постоянным периодом манипулирующего колебания с помощью полуволн чередующейся полярности, а различные знаки 10 передаются с помощью колебаний с противоположными фазами. В этом устройстве используются цепи выделения из принимаемого сигнала моментов перепада напряжения для установки 15 смещения на определенный фазовый угол зондирующих импульсов относительно принимаемого сигнала 1 .Недостатком данного устройства является низкая достоверность приема. 20Наиболее близким к предлагаемому является устройство для приема двоичных данных из самосинхронизирующегося потока информации, содержащее первый триггер, первый вход которого 25 соединен с выходом первого. фазового дискриминатора, вход которого подключен к входу второго фазового диск. риминатора, выход которого соединен с вторым входом первого триггера, выход которого соединен с информационным входом регистра сдвига, первый выход которого соединен с первым входом первого блока дешифрации и с входом первого инвертора, выход35 которого подключен к второму входу первого блока дешифрации, третий вход которого соединен с вторым выходом регистра сдвига и входом второго инвертора, выход которого под ключен к четвертому входу первого блока дешифрации, пятый вход которого соединен с третьим выходом регистра сдвига и с входом третьего инвертора, выход которого соединен с шес тым входом первого блока дешифрации, седьмой вход которого соединен с четвертым выходом регистра сдвига и с входом четвертого инвертора, выход которого подключен к восьмому входу первого блока дешифрации, первый и второй выходы которого подключены соответственно к первому и. второму входам второго триггера, причем выход генератора тактовых импульсов подключен к тактовому входу регистра сдвига 2 .Однако известное устройство обладает низкой помехоустойчивостью. гЦель изобретения - повышение помехоустойчивости.Для достижения поставленной цели в устройство для приема двоичных данных из самосинхронизирующегося потока информации, содержащее первый триггер, первый вход которого соединен с выходом первого фазового дискриминатора, вход которого подключен к входу второго фазового дискриминаторавыход которого соединен с вторым входом первого триггера, выход которого соединен с информационным входом регистра сдвига, первый выход которого соединен с первым входом первого блока дешифрации и с входом первого инвертора, выход которого подключен к второму входу первого блока дешифрации, третий вход которого соединен с вторым выходом регистра сдвига и входом втогого инвертора, выход которого подключен к четвертому входу первого блока дешифрации, пятый вход которого соединен с третьим выходом регистра сдвига и с входом третьего инвертора, выход которого соединен с шестым входом первого блока дешифрации, седьмой вход которого соединен с четвертым выходом регистра сдвига и с входом четвертого инвертора, выход которого подключен к восьмому входу первого блока дешифрации, первый и второй выходы которого подключены соответственно к первому и второму входам второго триггера, причем выход генератора тактовых импульсов подключен к тактовому входу регистра сдвига, введены второй блок дешифрации, третий триггер и регистр приема, первый вход которого соединенс выходом третьего триггера, первый и второй входы которого подключены соответственно к первому и второму выходам второго блока дешифрации,первый, второй, третий, четвертый,пятый, шестой, седьмой и восьмой входы которого подключены соответственно к первому, второму, третьему, четвертому, пятому, шестому, седьмому и восьмому входам первого блока дешифрации, причем первый выход второго триггера соединен с девятым входом второго блока дешифрации, десятый вход которого соединен с вторым выходом второго триггера и с вторымвходом регистра приема. На фиг. 1 изображена структурнаяэлектрическая схема предлагаемого1083399 4 устройства; на фиг. 2 - временныедиаграммы.Устройство для приема двоичныхданных из самосинхронизирующегосяпотока информации содержит регистр 1приема, первый и второй фазовыедискриминаторы 2 и 3, первый триггер4, регистр 5 сдвига, генератор 6тактовых импульсов, первый, второй,третий и четвертый инверторы 7 - 10, 10.первый блок 11 дешифрации, второйтриггер 12, второй блок 13 дешифрации, третий триггер 14,Устройство работает следующимобразом. 15Передаваемая двоичная последовательность 1 (фиг, 2 ц) манипулируется несущим колебанием 2 (фиг. 2 о).Таким образом, результирующий сигнал 3 (фиг. 2) содержит информацию о двух последовательностях 1 и12 , фазовые дискриминаторы 2 и 3,чувствительные к противоположнымполярностям сигнала, поступающего навход устройства, формируют две времен-ные последовательности, поступающиена входы первого триггера 4. С выхо. -да первого триггера 4 сигналы посту-пают на информационный вход регистра 5 сдвига, на тактовый вход которо-ЗОго поступают тактовые импульсы отгенератора 6 тактовых импульсов счастотой, превышающей в несколькораз частоту манипулирующего колебания. Генератор 6 тактовых импульсоввырабатывает тактовые импульсы непрерывно,С выхода регистра 5 сдвига сигна-.лы поступают на входы первого, второго, третьего и четвертого инверторов7 - 10. Таким образом, выполняетсяквантование сигнала и формированиедвух групп сдвинутых во времени последовательностей - прямой (фиг. 2,, Е иж, сигналы 4, 5, 6, 7) и 4инверсной (фиг. 2 Э, ч,К и Л, сигналы 8, 9, 10, 11 ). Сигналы свыходов регистра 5 сдвига и выходовпервого, второго, третьего и четвертого инверторов 7 - 10 поступают навходы блока 11 дешифрации, которыйформирует на своих выходах импульсные последовательности 12 ф и 13/поступают на входы второго триггера 12. При этом на втором выходе второго триггера 12 формируется двоичная последовательность 14 (фиг. 2 о), соответствующая передаваемой двоичной последовательности 1 . Сигналы с первого и второго выходов второго триггера 12 поступают на девятый и десятый входы второго блока 13 дешифрации, на первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой входы которого поступают сигналы с выходов регистра 5 сдвига и с выходов первого, второго, третьего и четвертого инверторов 7 - 10. Второй блок 13 дешифрации формирует на своих выходах две импульсные последовательности 15 и 16 (фиг, 2 п4 / и), двоичная форма которых следующая: 15-Х 6 Х 7 ЛХт ХЛХ 4 ХЯЛ Хб ЛХ ЛХ лХ14 Я б 5 11 1 ЯЯ Х 5 ХЯ 1 ЛХ 4 ХьЛХ Л Х ЛХ ЛХ ЧХ Л7 8 9 Я ЯХ,ЛХЛХ,Х ЛХ ЛХ79 Ц Сигналы с выходов второго блока 13 дешифрации поступают на входы третьего триггера 14, на выходе которого формируется двоичная последовательность (фиг. 2 6 ), которая соответствует манипулирующей последовательности и используется как синхронизирующая для считывания принимаемой двоичной последовательности 14Воздействие кратковременных импульсных помех на сигнал 3 в ли-.нии связи может привести к дроблению импульсов в последовательностях 4/4 - 11но при этом последовательности 14 и 17 сохраняют форму и свое взаимное расположение. При этом выделенные сигналы двоичных данных эквивалентны передаваемым во время присутствия синхросигнала. Принимаемая двоичная последовательность 14 с второго выхода второго/триггера 12 поступает на второй вход регистра 1 приема, на первый вход которого поступают синхроимпульсы с выхода третьего триггера 14. На вьмоце регистра 1 приема выделяется принимаемая информация независимо от действия помех в линии связи.