Устройство для преобразования двоичного кода по модулю к

первыми входами элементов И 2 Р групп (2 Р - число каналов преобразователя ), вторые входы элементов И каждой группы являются входами соответствующего ,канала преобразователя, а выходы сое.динены с входами элемента ИЛИ, выход которого является выходом канала преобразователя, тактовый вход распределителя импульсов является тактовыи 1 Овходом преобразователя, а выход последнего разряда распределителя - .выходом конца преобразования,Многоканальный преобразователь 2параллельного кода в последователь; ность импульсов может быть также вы полнен в виде 2 Р регистров сдвига,, ,соединенных информационными входамис информационными входами преобразователя, тактовыми входами - с еготактовым входом, а выходами переноса -с выходами каналов преобразователя,инверсные выходы каждого регистрасдвига соединены с входами своего элемента И, а их выходы - с входами эле мента И, выход которого является выходомконца преобразования,входы разрешениязаписи регистров сдвига соединены с входом разрешения запйси преобразователя,Делители 4 и 5 выполнены, как вЗО1.2 3, и обеспечивают в зависимости отсигнала на входе 22 режим подсчетаостатка по модулю К и режим подсчетачисла единиц входного кода по модулю К,Блок 10 подсчета единиц по модулюК может быть выполнен, как показано,на Фиг.2. Он содержит реверсивныйдвоичный счетчик 25 по модулю К, двапороговых блока 26 и 27, элементИ 28, первый 29 и второй 30 входы ипервый - третий выходы 31-33. 40Счетчик 25 является реверсивнымдвоичным счетчиком по модулю К сдвумя счетными входами, являннцимисясуммирующим и вычитающим входами 29 и30 блока, Разрядность счетчика равна 45Е 3 оа (К+1)1.Пороговые блоки 26 и 27 реализуютпороговые функциис весами входов 2 си порогами А = ш и А = 2 -ш;+ 11 1соответственно, где оптимальное зна Очение ш.-. - ф 1 ). Пороговыйблок 26 соединен входами с прямыми выходами разрядов счетчика 25, а пороговый блок 27 - с инверсными. Элемент -5И 28 соединен входами с прямыми выходами разрядов счетчика25 с номерами, равными номерам единичных разрядов в двоичном представлении нисла (ш;-1) и инверсными выходами остальных разрядов счетчика 25.В исходном состоянии в счетчик 25блока 10.1. записывается код числа(п+) шойК путем подачи сигналасброса на прямые установочные входытриггеров разрядов счетчика с номерами, равными номерам единичных разрядов числа (п,)шос 1 К, и инверсныеустановочные .входы остальных разрядов, где п,- число входов гругпы21.(Р+д),Кроме того, блок 10 подсчета еди"ниц по модулю К может быть выполненкак показано на фиг,З, Он содержитреверсивный двоичный счетчик 25по модулю К, два пороговых блока 26и 27, два элемента И 28 и 34. Счетчик 25 является реверсивным двоичнымсчетчиком по модулю К с двумя счетными входами, являющимися суммирующим и вычитающим входами блока. Пороговые блоки 26 и 27 реализуют пороговые функции с весами входо: 2 О 1 ипорогами А = ш, и А = 2+- ш соот 1ветстпенно. Пороговый блок 26 соединен входами с прямыми выходами раз-.рядов счетчика 25, а пороговый блок27 - с инверсными. Элемент И 28 соединен входами с инверсными выходами разрядов счетчика 25, Элемент И 34 соединен инверсным входом с выходом эле-мента 28, а прямым входом - с выходом порогового блока 27,Устройство работает следующим образои.В исходном состоянии счетчик 9 помодулю К, блоки 10 подсчета единицпо модулю К, триггер 3, делители 4 и5 и многоканальный преобразователь 2параллельного кода .в последовательность импульсов сброшены. При этомна выходе триггера 3 - нулевой логический сигнал, запрещающий прохождение тактовых импульсов через делители 4 и 5.На информационные входы 21 поданвходной код, причем на входы 1-гои (2 Р)-го каналов (1 1,2 фуР 1)входной код подан в прямом виде, ана входы (Р+1)-го канала - в инверсном, либо в прямом виде, но инвертируются устанавливаемыми на входахинверторами, либо выполнением соответствующих входов преобразователя 2инверсными. Кроме того, на входы21.(2 Р) и 2.2 Р поданы разрядывходного кода, для которых значе764 5О5 С = (п ,;, ) шодК. 5 158 ния остатков весов по,модулю К равны единице, а на 21.1 и 21.(Р+1-1) разряды входного кода, имеющие одинаковые значения остатков весом по модулю К.В счетчик 9 в исходном состоянии записан код числа С = п Р +ы.(ш,-)шодК,о1 в режиме подсчета единиц,1В счетчик 23 блока 10.1 подсчета единиц по модулю К в исходном состоянии записан код числа При выполнении многоканального преобразователя 2 на регистрах сдвига входной код записан в них.При поступлении тактовых импульсов с выхода генератора 1 на тактовый вход многоканального преобразователя 2 последний преобразует количество единиц входного кода на входах 1-го канала в соответствующее количество импульсов на его входе и количество нулей входного кода на входах (Р+1-1)-го канала в соответствующее количество импульсов на его выходе. ь 35Импульсы с выходом 1-го и (Р+1-1)- го каналов преобразователя 2 поступают на соответствующую пару элементов И третьей группы 19. Если импульс поступает на прямой вход только одно- О го из этой пары элементов, то он проходит на выход соответствующего элемента И 19 и поступает на суммирующий или вычитающий вход блока 10 подсчета . единиц по модулю К, к,содержимому которого при этом прибавляется или от содержимого которого при этом вычитается единица. Если импульсыс выходов 1-го и (Р+1-1)-го каналов многоканального преобразователя 2 поступают на 5 О прямые входы обоих элементов И 19 в паре, то импульсы на их выходах не формируются.Импульсы с выходов (2 Р)"го и (2 Р)-го каналов многоканального преобразователя 2 поступают на аналогичную пару элементов И 19. При этом счетчик 9 работает так же, как описано для блока 10. РабЬта продолжается таким образомдо опроса всех входов 21 многоканальным преобразователем 2, после чегоон самоблокируется и сигналов насвоих выходах не формирует. При этомсигналом с выхода конца преобразования он в паузу между тактовыми импульсами переключает триггер 3, на выходе которого при этом появляетсяединичный сигнал, разрешающий прохождение тактовых импульсов через делители 4 и 5, работа которых с этогомомента разрешается,К моменту окончания работы много-,канального преобразователя 2 в блоке 1 О.д подсчета единиц по модулю К ,(1=1Р) оказывается записан кодчисла единиц по модулю К входного кода на входах 21.1 и 21,(Р+1-1), а всчетчике 9 по модулю К - код числа Р1, ++ ,Е Ы(ш,-1)шоаК, где 1 а- число единиц входного кода на входах 21.(2 Р-) и 2,(2 Р).Далее осуществляется последователь.ный пересчет содержимого блоков 1 О подсчета единиц по модулю К в счетчик, 9 по модулю К с учетом значений " (И)шойК - остатков весов разрядов входного кода, поданных на входы 21,1 и 21.(Р+1-1).Пусть 10 - номер блока подсчета единиц по модулю К, в который к моменту окончания работы многоканального преобразоватепя 2 записан код числа 1, Ф ш;. Тогда, если ц. ш., то единичный сигнал имеет1место на втором выходе блока 10. подсчета единиц по модулю К, а на его первом и третьем выходах - нулевые сигналы. Если с 1; ( ш,."1, то единичный сигнал имеется только на третьем выходе блока 1 О.д подсчета единиц по модулю К, а на его первом и втором выходах - нулевые сигналы, Если в счетчике 25 блока 10,1 подсчета единиц по модулю К оказывается записан код числа 1 = ш ;1, то единичный сигнал будет на его первом выходе, а на втором и третьем - нулевые сигна- лыеВсе блоки 10.1 - 1 О.(Р) оказываются разбиты на две подгруппы. В первой подгруппе блоков 10 в счетчики 25 записан код числа ц; ) ш, и единичный сигнал имеется на их третьих1587641 выходах. Ъо второй подгруппе блоков1 О в счетчики 25 записан код числа 11, (ш 1, - 1 и единичный сигнал имеется на их вторь 1 х выходах.Далее в каждой из указанных групп ;последовательно, а в обеих подгруппах одновременно происходит процесс пере ,счета содержимого блоков 10 в счетчик , 9 путем приведения каждого из блоков10 в состояние, при котором в егосчетчик 25 записан код числа 1, = в.1Пусть 10,. - наименьший номер бло ка подсчета единиц по модулю К пер вой подгруппы. На его третьем выходе 33 единичный сигнал, поступающий на , вход элемента И 18.1, на инверсныхвходах которого, соединенных с третьи ми выходами блоков 10.1-10.,(.-1)нулевые сигналы, что разрешает прохождение тактовых импульсов с выхода ; делителя 5 на выход элемента И 18,1, , Импульсы с выхода элемента И 18.1 поступают на вход элемента ИЛИ 25 20.(Р+1-1) и на вход элемента ИЛИ Импульсы, поступающие на вход элемента ИЛИ 20,(Р+:ь),проходят на его выход и поступают на вычитающий вход блока 10.1,от содержимого которого 30 ,.каждый раз вычитается единица. Приэтом импульс с выхода делителя 5 поступает на вход элемента И 18.1. через (И)тоЙК тактовых импульсов, поступающих на тактовый вход делителя 5 свыхода генератора 1, Проходя черезэлемент И 18., импульс с выхода делителя 5 поступает через элемент ИЛИ 14 на вход сброса делителя 5,возвращая его в исходное состояние. 40Пусть 10.Ь - наименьший номер блока подсчета единиц по модулю К второй подгруппы, На его третьем выходенулевой сигнал, а на втором - единичный, поступающий на вход элемента И 4517.Ь, на инверсных входах которого,соединенных с вторыми выходами блоков 10.1 -10.(Ь), - нулевые сигналы, что разрешает прохождение импульсов с выхода делителя 4 на выход элемента И 17.Ь. Импульсы с выхода элемента И 17,Ь поступают на вход элемента ИЛИ 20.Ь, проходят на его выход и поступают на суммирующий входблока 10.Ь, к содержимому которого каждый раз прибавляется единица, При этом импульс с выхода делителя 4 поступает на вход элемента И 1,Ь через (1)шойК тактовых импульсов, пос 8тупающих на тактовый вход делителяс выхода генератора 1, ОдновременноИмпульс с выхода элемента И 17,Ьпоступает на вход элемента ИЛИ 3,проходит на его выход и поступаетна вход сброса делителя 4, возвращаяего в исходнбе состояние,Пока происходит процесс пересчетасодержимого блоков О первой подгруппы, хотя бы на одном из третьихвыходов блоков 10 имеется единичныйсигнал, которь 1 й проходит через элемент ИЛИ 16 и поступает на инверсныйвход элемента И 7, запрещая прохождение тактовых импульсов на его выход.Пока происходит процесс пересчетасодержимого блоков 10.Ь второй подгруппы, хотя бы на одном из вторых выходов блоков 1 О имеется единичныйсигнал, который проходит через элемент ИЛИ 15 на инверсный вход элемента И 8, запрещая прохождение тактовых импульсов на его выход.Если раньше закончится пересчетсодержимого блоков О.Ь второй подгруппы, то на выходе элемента ИЛИ 15появится нулевой логический сигнал,который запретит прохождение тактовых импульсов через элемент И 7 иразрешит их прохождение через элемент .И 8. При этом тактовые импульсы свыхода элемента И 8 поступают навход элемента ИЛИ 11, проходят наего выход и поступают на суммирующийвход счетчика 9, к содержимому которого каждый раз прибавляется единица,Работа происходит таким образом доокончания пересчета содержимого блоков 10. первой подгруппы. При этомна выходе элемента ИЛИ 16 появляетсянулевой сигнал, запрещающий прохождение тактовых импульсов через элемент И 8. Если раньше закончится пересчет содержимого блоков 10.1 первой подгруппы, то на выходе элемента ИЛИ 16 появится нулевой логический сигнал, который запретит прохождение тактовых импульсов через элемент И 8 и разрешит их прохождение через элемент И 7, 11 ри этом тактовые импульсы с выхода элемента И 7 поступают на вход элемента ИЛИ 12, проходят на его выход и поступают на вычитающий вход счетчика 9, от содержимого которого при этом вычитается единица. Работа происходит таким образом до окончания пересчета содержимого блоков 10,Ьвторой подгруппы. ри этом на выходе элемента ИЛИ 15 появляется нулевой сигнал, запрещающий прохождение тактовых импульсов через элемент И 7,Но окончании пересчета содержимого всех блоков О,в счетчик 9 на ихпервых выходах появляются единичные сигналы, что вызывает единичный сигнал на выходе элемента И 6, являющемся выходом 24 конца работы устройства, Цикл работы устройства окончен, выходной сигнал снимается с выходов 23счетчика 9.При втором варианте выполнения бло ка 10 пересчет содержимого блоков 1 О в счетчик 9 производится их обнулением, а не приведением в состояние, когда в их счетчик записан код числа ш.-1,20Процесс Функционирования происходит в описанном порядке, Разница заключается в том, что в исходном состоянии в счетчик 9 записывается код числа С = (и )тойК, и при с 1; ( ш; пе ресчет содержимого блоков осуществляет. ся путем последовательного вычитания единиц из содержимого счетчика 25 блока 1 О до его обнуления, а при 9, ш; пересчет осуществляется последовательным прибавлением единиц к содержимому счетчика 25 блока 10 до его переполнения и обнуления,Для подсчета количества единиц двоичного кода по модулю на управляю 35 щий вход 22 делителя 4(5) подается единичный сигнал, при этом тактовые импульсы транслируются на выходы делителя 4(5), а пересчет содержимого блоков 1 О производится с коэф 4 О Фициентом пересчета, равным единице.Формула изобретенияУстройство для преобразования двоичного кода по модулю К, содержащее генератор тактовых импульсов, выход которого подключен к тактовым .входам первого делителя частоты и многоканального преобразователя парал- О лельного кода в последовательности импульсов,2 Р групп инФормационных входов которого (Р 3 2) являются одноименными входами устройства, группу из (2 Р) элементов ИЛИ, первый и второй элементы ИЛИ, выходы которых соединены с суммирующим и вычитающим входами счетчика по модулю К, выходы которого являются инФормационными выходами устройства, первый - (Р)-йблоки подсчета единиц по модулю К,первые выходы которых соединены спервым - (Р)-м входами первого элемента И, выход которого является выходом окончания работы устройства,аторой аккоп а-го блока подсчета единиц .по модулю К (1 = 1,Р) соединенс первым прямым входом 1-го элемента И первой группы, выход которогоподключен к первому входу 1-го элемента И.И группы и ь-му входу третьего элемента ИЛИ, третий выход -гоблока подсчета единиц по модулю К соединен с первым прямым входом -гоэлемента И второй группы, третью группу элементов И, выход окончания работы многоканального преобразователяпараллельного кода в последовательности импульсов подключен к входутриггера, выход которого соединен сР-м входом первого элемента И и входом обнуления первого делителя частоты, управляющий вход которого является управляющим входом устройства,выход третьего элемента ИЛИ подключенк инФормационному входу первого делителя частоты, -й выход которого соединен с вторым прямым входом ь-гоэлемента И первой группы, выход 1-гоэлемента ИЛИ группы подключен к первому входу -го блока подсчета единицпо модулю К, о т л и ч а ю щ е е с ятем, что, с целью повышения быстродействия, в устройство введены четвертый - шестой элементы ИЛИ, второй итретий .элементы И и второй делительчастоты, управляющий вход которогоподключен к управляющему входу устройства, вход обнуления второго делителя частоты объединен с первыми прямыми входами второго и третьего элементов И и подключен к выходу триггера, тактовый вход второго делителячастоты объединен с вторыми прямымивходами второго и третьего элементов,И и подключен к выходу генератора тактовых импульсов, выход -го элементаИ второй группы соединен с первым входом (Р+-1)-го элемента ИЛИ группы и-м входом четвертого элемента ИЛИ,выход которого подключен к информационному входу второго делителя частоты, 1-й выход которого соединен свторым прямым входом -го элемента Ивторой группы, ь-е инверсные входы1-х элементов И первой и второй групп,соответственно пятого и шестого элементов ИЛИ и подключены соответственно к второму и третьему выходам ь-го блрка подсчета единиц по модулю К,(Р 1)-е входы пятого и шестого элементов ИЛИ подключены соответственно к второму и третьему выходам (Р"1)- го блока подсчета единиц по модулю К, выод пятого элемента ИЛИ соединен с третьим прямым входом второго и инве сным входом третьего элементов И, выход шестого элемента ИЛИ подключен к ретьему прямому входу третьего и и ерсному входу втррого элементов И,1 выходы которых соединены с первыми входами соответственно первого и второго элементов ИЛИ, -й и (Р+-1)-.-й и формационные выходы многоканального преобразователя параллельного кода впоследовательности импульсов подключе 1нь соответственно к прямому входу 12(Р+д)-го элементов И третьей группы, выходы которых соединены с вторыми входами одноименных элементов ИЛИгруппы, выход (Р+х)"го элемента ИЛИгруппы подключен к второму входух-го блока подсчета единиц по модулю К, (2 Р)-й и 2 Р-й информационныевыходы многоканального преобразователя параллельного кода в последовательности импульсов подключены соответственно к прямому входу (2 Р)-го,инверсному входу 2 Р-го элементов Итретьей группы и к инверсному входу(2 Р)-го, прямому входу 2 Р-го элементов И третьей группы, выходы которых соединены с вторыми входами соответственно первого и второго элементов ИЛИ.Составитель О.РевинсРедактор С,Пекарь Техред Л.Сердюкова ектор Т.Малец 3 оизводственно-издательский комбинат "Патент"; г, Ужг л. Гагарина, 101 з 2427 Тираж 658 ПодписноеНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., д, 4/5