Устройство для дешифрации двоичного кода
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1605311
Автор: Сагайдачный
Текст
1605311 Составитель Б.ХодовРедактор В.Бугренкова Техред М,Дидыв Корректор О.Ципле Заказ 3457 Тираж 658ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 Изобретение относится к автоматике и может найти применение в качестве внешнего информационного каналацифровых устройств,5Целью изобретения является расширение области применения устройстваза счет обеспечения дешифрации последовательности двоичных кодов.На, чертеже представлена функцио Ональная схема устройства для случаяконкретного выполнения.Устройство для дешифрации двоичного кода содержит блок 1 дешифраторов,Р элементов ИЛИ 2, где Р1, Р самообнуляемых блоков 3 памяти.Самообнуляемый блок 3 памяти выполнен на триггере 4 и элементе 5 задержки.На чертеже позициями б - 8 обозначены соответственно вход устройства,первые и второй выходы устройства.Устройство работает следующим образом.При поступлении последовательности (алфавитно-цифрового слова, сообщения) длиной Р1 двоичных знаков вцараллельном коде на информационныевходы 6 устройства, на соответствующих выходах блока 1 появляются импульсные сигналы (логический "О"),Если на соответствующем выходе блока1, к которому подключен первый блок3, появляется импульсный сигнал отконкретного знака, то на выходе блока 3 появляется сигнал логического"О", который поступает соответственно на вход элемента 2, При появленииследующего импульсного сигнала надругом соответствующем выходе блока 401, к которому подключен вторым входом элемент 2, на выходе последнегоустанавливается сигнал логического"О", который записывается во второйблок 3 и т,д.Через устанавливаемое времяпосле записи блоки 3 поочередно самообнуляются, т,е. на выходах блоков 3устанавливаются логическиеТаким образом , конкретная цифроваяпоследовательность дешифрует ся в вы".ходной управляющий сигнал , формируемый на выходе 8,Формула изобретения1Устройство для дешифрации двоичного кода, содержащее блок дешифраторов, входы которого являются входамиустройства, выходы блока дешифраторов являются первыми выходами устройства, о т л и ч а ю щ е е с я тем,что, с целью расширения области применения устройства за счет обеспечения дешифрации последовательностидвоичных кодов, в устройство введеныР элементов ИЛИ (Р1) и Р самообнуляемых блоков памяти, выходы которыхсоединены с первыми входами одноименных элементов ИЛИ, выход каждого элемента ИЛИ, кроме последнего, соединенс входом последующего самообнуляемогоблока памяти, выход последнего элемента ИЛИ является вторым выходомустройства, вход первого самообнуляемого блока памяти и вторые входы элементов ИЛИ подключены к соответствующим выходам блока дешифраторов.2. Устройство по и.1, о т л ич а ю щ е е с я. тем, что самообнуляемый блок памяти выполнен на триггереи элементе задержки, выход которогосоединен с Р-входом триггера, инверсный выход которого соединен с входомэлемента задержки и является выходомблока, Б-вход триггера является входом блока.
СмотретьЗаявка
4394668, 18.03.1988
ПРЕДПРИЯТИЕ ПЯ М-5539
САГАЙДАЧНЫЙ ВИЛЕН АНТОНОВИЧ
МПК / Метки
МПК: H03M 7/22
Метки: двоичного, дешифрации, кода
Опубликовано: 07.11.1990
Код ссылки
<a href="https://patents.su/2-1605311-ustrojjstvo-dlya-deshifracii-dvoichnogo-koda.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для дешифрации двоичного кода</a>
Устройство для контроля блоков памяти
Номер патента: 1270799
Опубликовано: 15.11.1986
Авторы: Безручко, Мироненко, Фаткулин, Цепляев
МПК: G11C 11/14, G11C 29/00
...информация,Кнопочным переключателем 15 запускается задающий генератор 16 и синхросигналы с дешифратора 21 поступают на счетчик 18, который производитперебор адресов ЗУ 27.Первоначально информация, содержащая сведения о дефектах контролируемого блока, из ЗУ 27 переписывается в регистр 26, откуда она пересылается в запоминающий блок 9. Еслитакая информация отсутствует, то вЗУ 27 заносится предварительно нуле-вая информация, которая затем через3 12707регистр 26 переписывается в заломи.;ающий блок 9, Эта перепись производ. тся следующим образом, 3 регистрс25 на выходе 5 ч устанавливается сиг нал, разрешающий работать элементамИ 29, 31. Сигналы с дешифратора 21поступают на счетчик 7, который перебирает адреса блока 9, а сигналы,проходящие...
Устройство для адресации блоков памяти
Номер патента: 1661774
Опубликовано: 07.07.1991
МПК: G06F 12/00
Метки: адресации, блоков, памяти
...14 переполнения и второй вход дополнительного элемента И-ИЛИ. Если дополнительный и первый переключатели включены, то на втором выходе первого ЭК 1 формируется ВУ, который затем поступает в шифратор.Если (д+1)-е переключатели, последующие за выбранным а-м выходом дешифратора 2, выключены, то на выходе одного иэ ЭК 1, соответствующего какому-либо следующему включенному блоку памяти устанавливается ВУ.Если последний и-й переключатель выключен, то на втором выходе и-го ЭК 1 формируется НУ, а на выходе и-го элемента И-ИЛИ, дополнительном ЭК 11, выходе 14 переполнения устройства - ВУ, что показывает переполнение устройства. При этом, если дополнительный и первый переключатели включены, ка выходе дополнительного элемента И-ИЛИ и втором выходе...
Устройство выбора блока памяти
Номер патента: 1552192
Опубликовано: 23.03.1990
Авторы: Галимзянов, Денисович, Ролдугин, Цветков, Шевчик
МПК: G06F 12/02
...управляющий импульс задерживается на элементе7 задержки. Пройдя через него., импульс подается на. входы элементов И4-14-К,. причем если на входе б-т.был единичный сигнал то он переписывается в триггер 5-:.,Пусть первый ответчик имеет номерИ. Это означает, что триггеры 5-15-(М) установлены в нуль, а триггер 5-М - в единицу, При этом на1 м, 5выходах элементов ИЛИ "-11-(151-2)будут нули, аа выходах остальныхэлементов ИЛИ 1-(11-1)1-(К) последовательно устанавливаются единицы.Сигнал с выхода элемента ИЛИ 1- подается на первый вход элемента И3-(х+1), где И.:1 ,1( Ксигнал свыхода элемента ИЛИ 1.,К) подаетсяна вторые входы всех элементов И3-13-(К), Так как на первыхвходах элементов И 3-113-(К) ужебыли установлены единицы, то эти элементы...
Устройство для регенерации информации в блоках памяти микропроцессорной системы
Номер патента: 1246135
Опубликовано: 23.07.1986
МПК: G11C 11/401, G11C 7/00
Метки: блоках, информации, микропроцессорной, памяти, регенерации, системы
...втактах дешифрации текущего кода команды можно осуществить регенерациюнекоторого количества строк ДОЗУ,Количество регенерируемых строк определяется Временем регенерации однойстроки и временем дешифрации кодакоманды. Первый анализатор 1 служитдля определения цикла считыванияслова команды и момента дешифрациикода команды на внутренних структурах. В ходе выполнения программы режимы Ожидание и Останов останави 1 11ливают процессор на некоторое время, которое также используется для регенерации ДОЗУ. Второй анализатор 2 используется для регенерации строки ДОЗУ во время между выдачей адре 124 б 135са из процессора и самим обращениемк ДОЗУ,Формирователь 8 формирует импульс,сигнализирующий второму анализатору 2 о том, что идет...
Устройство для контроля блоков памяти
Номер патента: 1444896
Опубликовано: 15.12.1988
Авторы: Багян, Биккулов, Великовский, Смирнов, Чистяков, Шульга
МПК: G11C 29/00
...с выхода элемента И 119 проходит через второй выход блока 8, четвертый вход блока 4 (фнг.б) и блокирует элементы И 4850 148-8, т,е. сигналы записи, Счетчик 127 начинает отсчитывать время паузы, начиная с записанного в негокода константы 001111000110 =1586,., Во время паузы на выходе формирователя 173 блока 15 формируется сигнал, который пос туп ает в источник 1 7 для управления напряжением питания. По окончании паузы на выходе переноса счетчика 127 появляется единичный уровень, по которому триггеры 136 и 135 возвращаются в исходное состояние, При этом счетчики 70-72 разблокируются, а также снимается блокировка с элементов И 48-1 48-8 блока 4, Аналогично записи нулей производится запись единиц по всем адресам контролируемой памяти. По...
Предыдущий патент: Дельта-кодер
Следующий патент: Преобразователь последовательного двоичного кода в число импульсный код
Случайный патент: Установка для резки элементов иглофрез