H04L — Передача цифровой информации, например телеграфная связь

Номер патента: 1069182

Опубликовано: 23.01.1984

Автор: Сулиманов

МПК: H04L 7/02

Метки: корреляционного, приемника, псевдослучайных«, сигналов, синхронизации

...изобретения - повышение точности слежения.Поставленная цель достигается тем, что устройство синхронизации корреляционного приемника псевдослучайных сигналов, содержащее объединенные по информационному входу устройства первый и второй перемножители, последовательно соединенные первый интегратор первый стробирующий усилитель и фазовый детектор, к второму входу которого подключен выход второго интегратора через второй стробирующий усилитель, последовательно соединенные фильтр нижних частот, генератор тактовых импульсов, генератор псевдослучайных сигналов (ПСС) И третий перемножитель, выход которого подсоединен к второму входу второго перемножителя, а к второму входу первого перемножителя подключен выход генератора ПСС непосредственно,...

Номер патента: 1069183

Опубликовано: 23.01.1984

Авторы: Вышняков, Гирнык, Железняк, Чепорнюк

МПК: H04L 27/14, H04L 27/26

Метки: дискретной, информации, приема

...вход которого 55соединен с вторым входом триггераи с выходом блока сравнения, первыйвход которого соединен с выходомвторого регистра, третий вход которого соединен с выходом коммутатора 60и с вторым входом блока сравнения,причем выход синхронизатора подключен к йервому входу элемента И каждого частотно-избирательного каналаи к входу распределителя, второй вы ход которого соединен с вторым вхо-дом ключа, а выход порогового блока каждого частотно-избирательного канала. подключен к второму входу элемента И,На чертеже приведена структурнаяэлектрическая схема предлагаемогоустройства.устройство для приема дкскретнойинформации содержит синхронизатор 1,частотно-кзбирательные каналы 2, избирательный усилитель 3, режекторныйфильтр 4,...

Номер патента: 1069184

Опубликовано: 23.01.1984

Автор: Павлов

МПК: H04L 27/152

Метки: приема, сигналов, телеграфии, частотной

...перемножителя, первый вход которого соединен с выходом первого фазонращателя, вход которого соединенс первым входом перного перемножителя, второй вход которого соединенс вторым входом третьего перемножителя, при этом выход управляющегоэлемента через второй перестраинаемый генератор подключен к первомувходу четвертого перемножителя и квходу второго фазовращателя, выход 40которого соединен с первым входомпятого перемнокителя, выход которого подключен к сигнальному входувторого интегратора, причем второйвход первого перемножителя соединен с вторыми входами пятого перемножителя и четвертого перемножителя, выход которого подключен кпервому входу шестого перемножителя,второй нход которого соединен с выходом второго интегратора, сбросовый...

Номер патента: 1070683

Опубликовано: 30.01.1984

Авторы: Куликовский, Кульпин, Смольков

МПК: H03D 3/06, H04L 27/32

Метки: демодулятор, сигналов, телеграфии, фазовой, частотной

...функциональная электрическая схема демодулятора; на фиг. 2 - эпюры напряжений, поясняющие его работу.55Демодулятор сигналов частотной и фазовой телеграфии содержит ограничитель-формирователь 1, регистр 2 сдвига, первый блок 3 обработки сигналов, второй блок 4 обработки сигна лов, инверторы 5 и 6, первый элемент И 7, второй элемент И 8 и фильтр 9 манипуляцииУстройство работает следующим образом. Входной сигнал поступает на ограничитель-формирователь 1, преобразуется в импульсы прямоугольной формы, частота следования которых соответствует частоте нажатия или отжатия(фиг. 2 э ). Импульсы прямоугольнойФормы поступают на регистр 2 сдвига,в котором они задерживаются на времяС=И/, где М - число разрядов регистра 2 сдвига; Р, - частота...

Номер патента: 1070700

Опубликовано: 30.01.1984

Авторы: Попов, Савельев, Сергеев, Устинов

МПК: H03M 13/51, H04L 1/12

Метки: защиты, ошибок

...на приеме последовательно соединенные блок сравнения, счетчик совпадений и элементИ и посяедовательно соединенные блокэлемеНтов ИЛИ и второй элемент НЕТ,выход которого подсоединен к первомуходу элемента ИЛИ и второму входуэлемента И, выход которого подсоединен к третьему входу выходного накопителя и первому входу счетчика блокировки на передаче, к второму входу первого элемента ИЛИ подключенвыход первого эЛемента НЕТ, к второму входу которого подключен второйвыход блока элементов ИЛИ, первыйвход которого подключен к выходусчетчика совладения, второй входподключен к выходу дешифратора служебных команд, а третий вход блокаэлементов ИЛИ подключен к выходудекодера, первый выход счетчикаблокировки подсоединен к второмувходу второго...

Номер патента: 1070702

Опубликовано: 30.01.1984

Автор: Акчурин

МПК: H04L 27/06

Метки: амплитудной, демодулятор, сигналов, телеграфии, цифровой

...выходы которого подключены к одним входам вычитающего блока, другой вход которо-, го соединен с выходом аналого-цифрового преобразователя, тактовый вход которого соединен с тактовыми входами управляемого генератора гармонических Колебаний, блока управления, интегратора, вычитающего блока, фильтра нижних частот и частотного дискриминатора к входу которого подключен выход цифрового полосового. фильтра.На чертеже представлена структурная электрическая схема предлагаемого демодулятора.Цифровой демодулятор. сигналов амплитудной телеграфии содержит аналого-цифровой преобразователь 1, цифровой полосовой Фильтр 2, элемент 3 задержки, первый и, второй квадраторы 4 и 5 соответственно, сумматор б, цифроаналоговый преобразователь 7, тактовый...

Номер патента: 1070703

Опубликовано: 30.01.1984

Авторы: Давликанова, Малеженков, Свириденко, Татарский

МПК: H04L 27/18

Метки: амплитудно, модуляцией, сигналов, фазовой, формирования, цифрового

...ВНИИПИ . Заказ 11704/54 Тираж 635 ПОдписно филиал ППП "Патент", г, Ужгород, ул.Проектная,отсчеты ортогональных составляющихнесущей частоты ш используемоймодуляционной системы: созшпТ ив 1 пшпТ, где Т - период модуляции, и = 1,2,3,йнформация отисточника 1 данных 5в последовательном коде поступает счастотой Р данных на входы линий2 и 3 задержки. Линии 2 и 3 задержки имеют (в Б); выходов, где Нчисло отводов линии задержки, равное 0числу предварительно рассчитанныхкоэффициентов, идентичных коэффициентам при цифровой фильтрации,а ш = Р/Р (Р - частота модуляции)представляет собой число объединяемых 15в группы битов входных данных длясогласования скорости передачиот источника 1 данных и скоростимодуляции,Двоичные числа с выходов линий 2...

Номер патента: 1070704

Опубликовано: 30.01.1984

Авторы: Балашов, Бураковский, Иванов, Луценко, Нудельман, Скляр, Спиваковский, Темесов

МПК: H04L 27/38

Метки: амплитудно, демодуляции, многочастотных, сигналов, фазомодулированных

...с входами .йервого сумматора 2.Однако известное устройство обладает низкой помехоустойчивостью 45 при кратковременных изменениях уровня сигнала.Цель изобретения - повышение помехоустойчивости при кратковременных изменениях уровня сигнала.50 выч слительный блок и делитег выход которого соединен с вторым вхо-дом решающего блока, первый входкоторого соединен с вторыми входамипервого и второго накопителей и свходами третьего.и четвертого накопителей, выходы которых подключены к входам втсуого сумматора,выход которого соединен с входомформирователя пороговых уровней,первый и второй выходы. которого подключены соответственно к второму итретьему входам блока сравнения,первый и второй выходы которого соединены с входами вычислительногоблока,...

Номер патента: 1072284

Опубликовано: 07.02.1984

Авторы: Кудряшов, Цой

МПК: H04L 15/00

Метки: обучения, радиотелеграфистов

...питания счетчик 6 отработанных знаков, счетчик 5 циклов и счетчик 9 ошибок устанавливают в исходное состояние.Кодовая комбинация, считываемая с перфоленты в виде последовательности импульсов, поступает через второй вход в блок 2 сравнения, фиксируя эталонный (контроль1072284 В случае затруднения с опознаниемпредъявленного знака при приеме на слух, обучаемый может воспользоваться подсказкой. При этом последовательность импульсов, задержанная регулируемым элементом 40 12 задержки (время задержки устанавливается в зависимости от тренированности обучаемого в пределах 0,5 - 1 с) подается на дешифратор 13, где преобразуется в знак (букву, цифру), который высвечивается 45 в блоке,14 индикации и позволяет обучаемому проверить зрительно,...

Номер патента: 1072285

Опубликовано: 07.02.1984

Автор: Волков

МПК: H04L 27/02

Метки: однополосных, приемник, сигналов

...ся видеосигналы (единицы или нули), уси- личем выход ограничителя сигналов подкв подклю- ливаемые в первом и втором видеоусителях 7 и 8 соответственно. С выхода перчен к вход последовательно соединенныхУвого видео силителя 7 сигнал поступаетвторого полосового фильтра, второго детек- У9тора огибающей и второго видеоусилителя, рна пе вый вход сумматора сигналов неа также последовательно соединенные блок п ср дпос е ственно а на второй вход второгоФсумматора сигналов 11 через второй фаНедостаток известного приемника одно- зоинвертор 12. На второй вход первого сумполосных сигналов состоит в его низкой матора 1 сигналов поступает сигнал с выхода второго видеоусилителя 8 непосредчпе вого с ммаЦель изобретения - повышение помехо ственно, а...

Номер патента: 1072286

Опубликовано: 07.02.1984

Авторы: Деревяшкин, Лебедянцев, Малинкин

МПК: H04L 27/18

Метки: адаптивное, данных, дуплексной, передачи

...причем выход блока автоматической регулировки уровня подключен к второму входу усилителя, введены сумматорпо модулю два,. управляемый инвертор илиния задержки, вход которой соединен спервым входом управляемого инвертора и свыходом формирователя сигналов относительной фазовой модуляции, вход которогосоединен с первым входом сумматора по модулю два и с вторым входом управляемогоинвертора, выход которого соединен с первым входом сумматора, второй вход которого соединен с выходом линии задержки,причем второй вход сумматора по модулюдва соединен с выходом выходного согласующего блока,На фиг. 1 изображена структурная электрическая схема предлагаемого устройства;на фиг. 2 - временные диаграммы.Устройство содержит формирователь...

Номер патента: 1072287

Опубликовано: 07.02.1984

Авторы: Ефимов, Исакевич, Кленов, Лапин

МПК: H04L 27/22

Метки: приемник, сигналов, фазоманипулированных

...двух посылок. Блоки 5 вычисления разности фаз определяют разность фаз в двух смежных посылках, В перемножителях 6 сигналы с амплитудных детекторов 2 и блоков 5 вычисления разности фаз перемножаются. Полученный в результате перемножения сигнал подается на квадраторы 0 7, где квадрируется, а затем поступает навходы сумматора 8. Для получения необходимого эффекта ширина канала спектрального анализа выбирается меньшей, чем радиус частотной корреляции канала связи, а число каналов определяется отношением шири ны спектра фазоманмпулированного сигнала к ширине канала спектрального анализа.Таким образом, введение новых блоковне изменяет статистические свойства фазового спектра сигнала, и спектральные составляющие обрабатываются в соответствии...

Номер патента: 1073789

Опубликовано: 15.02.1984

Авторы: Ключко, Малофей, Щербина

МПК: G08C 19/16, H03M 13/51, H04L 17/30 ...

Метки: адаптивного, декодирования, дублированных, мажоритарного, приема, сигналов

...3 сообщений (фиг. 3)содержит элементы И 20 и 21, элементы ИЛИ 22, ключи 23 - 26, элемент27 ИЛИ, хронизатор 28.Элементы И 20 и,21 совместно сэлементом ИЛИ 22 формируют элементыпринимаемого сообщения из цифровыхкодов, записываемых в блоке 2 памяти.Ключи 23 - 26 предназначенй длякоммутации входов б, 7 и 8 Формирователя 3, выходов элементов И 20,21и элемента ИЛИ 22 с входами элемента 27 ИЛИ.Элемент ИЛИ 27 объединяет выходыключей 23 - 26 и соединяет их с выходом 9 Формирователя 3, 35Хронизатор 28 осуществляет управление ключами 23 - 26 и работойанализатора 4 сообщений,Анализатор 4 сообщений содержитинвертор 29, блок 30 сумматоров 31 - 4031 по модулю два, элемент ИЛИНЕ 32, алемент И 33, делитель 34,регистр 35 сдвига, переключатель...

Номер патента: 1073895

Опубликовано: 15.02.1984

Авторы: Власов, Кустов, Малахова, Павлов

МПК: H04L 7/02

Метки: синхронизации, тактовой

...1. Если фаза тактовых им- .пульсов опережает фазу .значащих моментов, то на выходе третьего элемента .И б импульсы не появляются.Импульсы с выхода третьего элемен,та И б поступают на суммирующий вход.Усредняющего блока 8, а на его вычитающий вход поступают значащие моменты,не прошедшие через третий элементИ б. Для того, чтобы выявить их, используется элемент И-НЕ 9, на одинвход которого поступают инвертированные значащие моменты входного сигналас выхода инвертора 3, а на другойвход - сигнал с инверсного выходапоследнего триггера делителя .7 частоты. Усредняющий блок 8 имеет суммирующий и вычитающий выходы. На суммирующем выходе импульс появляется только тогда, когда число импульсов, поступивших на суммирующий вход, превы-.: шает...

Номер патента: 1073896

Опубликовано: 15.02.1984

Авторы: Захарченко, Киреев, Полудень

МПК: H04L 7/02

Метки: регенератора, стартстопного, фазирования, электронного

...зон 1-1 У и их Формиро.- вание.Устройство для фазирования элек-.-.тронного стартстопного регенератора содержит блок 1 временной привязки, первый дифференцирующий блок 2, стартстопный триггер 3, ключ 4, задающий генератор 5, стартстопный рас.- пределитель 6, второй дифференцирущщий блок 7, формирователь 8 запускающих импульсов, первый элемент ИЛИ 9, пороговый блок 10, Формирователь 11 сигнала Фазовых зон, селектор 12 совпадений, счетчик 13, первый дополнительный селектор 14 совпадений, реверсивный счетчик 15, первый и второй дополнительные дифференцирующие блоки 1 Ь и 17, второй элемент ИЛИ 18, второй и третий дополнительные селекторы 19 и 20, совпадений, 0 дополнительный счетчик 21,третий элемент ИЛИ 22.Устройство для фазирования...

Номер патента: 1073897

Опубликовано: 15.02.1984

Авторы: Баскакова, Биневич, Седов

МПК: H04L 27/22

Метки: дискретной, информации, несущей, подстройки, приемника, фазы, частоты

...фазы принятого сигнала, второй,вход которого соединен с выходом второго коммутатора, причем выход декодера подключен к входу блока выделения сигнала настройки.На чертеже изображена структурная электрическая схема предлагаемого устройства,Устройство для подстройки Фазы несущей частоты приемника дискретной информации содержит блок 1 регистрации координат принятого сигнала, блок 2 регулирования фазового сдвига, блок3 формирования эталонного сигнала,блок 4 определения ошибки фазы приня.того сигнала, блок 5 формирования управляющего сигнала, декодер б, блок7 выделения сигнала настройки, элемент 8 задержки, сумматор 9, блок 10формирования дополнительного эталонного сигнала, первый и второй коммутаторы 11 и " 2,Устройство работает следующим...

Номер патента: 1075429

Опубликовано: 23.02.1984

Авторы: Медведев, Субботин

МПК: H04L 5/22

Метки: временным, двоичной, информации, многоканальная, передачи, уплотнением

...выходной согласующий блок 19блок 20 назначения приоритетов,адаптивный коммутатор 21, блок 22регистров. адресов, блок 23 формирования кода, блок 24 распределения,блок 25 введения служебных символов, блок 26 выбора канала, а наприемной стороне 27 - входной согласующий блок 28, распределитель29, коммутатор 30, блок 31 выделения кода, блоки 32 выделения информации, командного сообщения,блок 33 памяти, декодирующие бло-ки 34, причем приемная и передающая стороны соединены каналом 35связи,ход которого соединен с входами сумматора, выход которого через выходной соглас,ющий блок подключен к входу канала связи, и распределителя, блок назначения приоритетов, выходы которого подключены к входам адаптивного коммутатора,.выходы . которого...

Номер патента: 1075430

Опубликовано: 23.02.1984

Авторы: Воронкин, Дерипалов, Кирвас

МПК: H04L 7/00

Метки: приемное, псевдослучайных«, сигналов

...по крайней мере,результаты измерений на двух периодах следования импульсов корреляции. Следовательно, минимальноевремя ввода приемного устройства ПССв синхрониэм при большой расстройкетактовых частот равно 2 Т,Цель изобретения - сокращениевремени вхождения в синхронизм призначительной начальной расстройке,тактовых частот.С этой целью в приемное устройство псевдослучайных сигналов, содержащее последовательно соединенные стабильный генератор, измеритель периода импульсов корреляции, преобразователь периода импульсов корреляции в код частотнойрасстройки, блок памяти кода частотной расстройки, преобразователькод-напряжение, управляющий элемент,генератор тактовых импульсов, прерыватель тактовых импульсов, генера",тор ПСП, первый...

Номер патента: 1075431

Опубликовано: 23.02.1984

Автор: Ганькевич

МПК: H04L 7/02

Метки: бинарного, сигнала, фазирования

...подключены к соответствующим .управляющим входам реверсивного счет чика, установочные входы разрядовкоторого являются входами блокаопределения абсолютного значениярассогласования.На фиг.1 представлена стРУктУРная электрическая схема устройстваФазирования бинарного сигнала; нафиг.2 - временные диаграммы, поясняющие работу устройства.Устройство содержит опорныйгенератор 1, Фазовый дискриминатор2, реверсивный счетчик 3, блок 4управления, делитель 5 частоты,причем Фазовый дискриминатор 2 содержит цифровой интегратор б со сбросом,состоящий из инвертора 7 и реверсивного счетчика 8, блока 9 ключей, элемента 10 задержки и бло ка 11 определения абсолютного значения рассогласования, состоящегоиз реверсивного счетчика 12, дешифратора 13 и ключа...

Номер патента: 1075432

Опубликовано: 23.02.1984

Авторы: Бельтюков, Прытков, Сивов

МПК: H04L 7/04

Метки: задержкой, слежения

...тым входом дискриминатораНа чертеже представлена структурно-электрическая схема устройстваслежения за задержкой.Устройство слежения за задержкой 25 содержит дискриминатор 1, ФНЧ 2,УТГ 3, ГК 4, блок 5 сумматоров, триггер 6, дешифратор 7 и дополнительныйсумматор 8.Дискриминатор 1 состоит из пере множителей 9 - 11, фильтра-ограничителя 12, сумматоров 13 - 15 и частотного детектора 16Устройство слежения за задержкойработает следующим образом.35 ,Входной сигнал, представляющийсобой смесь кода с частотой синхронизации й, поступает с входа устройства слежения за задержкой на сигнальный вход перемножителя 10, на 40 опорный вход которого с выхода блока 5 поступает сигналКод 1 9 К /2.В результате этого на выходе перемножителя 10 формируется...

Номер патента: 1075433

Опубликовано: 23.02.1984

Автор: Жучков

МПК: H04L 7/04

Метки: команд, приемник, стаффинга

...элемента памяти, входом формирователя импульса опроса и подключен к шине Команды стаффинга, второй вход элемента памяти подключен к шине Цикловая синхронизация,а выход - к третьему входу элемента сравнения, первый вход которого объединен с первым входом триггера, второй вход которого объединен с третьимвходом элемента памяти, входом инвертора и подключен к шине Перерыв связи 1, выход инвертора подсоединен к второму входу интегратора, вторым входам первого и второго счетчиков команд и второму входу третьего элемента И, к первому входу которого подключен выход триггера, при этом первый выход порогового блока через четвертый элемент И подсоединен к дополнительному входу элемента НЕТ.1На фиг. 1 представлена структурно-электрическая схема...

Номер патента: 1075434

Опубликовано: 23.02.1984

Авторы: Дашин, Жулин

МПК: H04L 7/08

Метки: синхронизации, циклам

...несоответствия, к другим соответствующим входамкоторого подключены 10 выходы второго к третьего расширителей, а выход первого расширителя подключен к первому входу первого . дополнительного элемента И, причем выход первого блока опробования.им пульсных позиций подключен к входу первого накопителя, а выход третьего расширителя подключен к соответствующему входу элемента И-ИЛИ, а также первый и второй дополнительные элементы И, второй накопитель, последо-.- вательно соединенные первый триггер и блок индикации, а также второй элемент ИЛИ и последовательно соединенные.коммутатор, второй триггер и тре тий дополнительный элемент И, выход которого подключен к установленным входам первого и второго накопителей, выходы которых подключены к...

Номер патента: 1075435

Опубликовано: 23.02.1984

Автор: Шувалов

МПК: H04L 25/66

Метки: двоичного, линейного, регенератор, сигнала

...усилителя2 с корректирующим контуром) имеются тра,сформаторы, ослабляющие самыенизшие частоты спектра сигнала Сто длинная серия одинаковых посылокв сигнале С имеет спад плоской вершины (например, на 4 - 8 тактовыхинтервалах).Такой сигнал нЬ пригоден для анализа, поэтому сигнал С) предварительно подвергается дополнительной обработке в вычитающем блоке 3 дюнии1 задержки и двухполупериодном выпрямителе 4. 45Вычитающий блок 3 производит взя-тие разности мгновенных значенийсигнала Ср, отделенных друг от друга интервалом времени, равным двумтактовым интервалам двоичного линейного сигнала, путем вычитания иэсигнала С сигнала Сфиг. 22)т.е, того же сигнала С, но задержанного линией 1 задержки на 2 Т,т.е; на 2 тактовых интервала двоич- уного...

Номер патента: 1075436

Опубликовано: 23.02.1984

Автор: Брюханов

МПК: H04L 27/12

Метки: сигналов, формирования, частотно-манипулированных

...амплитудных детекторов,входы которых соединены соответственно с выходами первого и второго фильтров, при этом к входу первогофильтра подключены выход первого клю-,ча, первый вход которого соединен с 10выходом формирователя прямоугольныхимпульсов, выход первого фазовращателя, вход которого соединен с выходом второго ключа, и выход второгофазовращателя, к входу которого подключен выход третьего ключа, первыйвход которого соединен с первым входом второго ключа, с первым входом четвертого ключа, выход которогочерез третий фазовращатель подключенк входу первого усилителя, с первымвходом пятого ключа, выход которогочерез четвертый фазовращатель подключен к входу второго усилителя,с первым входом шестого ключа, выходкоторого через пятый...

Номер патента: 1075437

Опубликовано: 23.02.1984

Авторы: Кирианаки, Леськив

МПК: H04L 27/18

Метки: двоичного, кода, приемо-передающая, сигналами, фазоманипулированными

...прямом выходе мультиплексора 4 (фиг. 2 Ь) появляется высокий уровень, разрешаю" щий работу верхней схемы совпадения элемента 2 И-ИЛИ б, на второй вход ко. 5 р торой поступают импульсы с выхода блока 5 диФференцирования о минималь. ном значении производной при перехо" де сигнала на выходе модулятора 2 из области положительных, полуволн 55 в отрицательные. Первым же импульсом с нижнего выхода блока 5 дифференцирования (на фнг. 2 условно эти импульсы изображены отрицательными), а первый пос- ф ле момента времени 1 выделен горизонтальной скобкой) управляющий триггер 7 устанавливается в нулевое состояние. Обнуленный до этого счетчик 8 , снова отсчитывает четыре полуперио да частоты несущей, и импульсом с его выхода в момент времени С 9...

Номер патента: 1075438

Опубликовано: 23.02.1984

Авторы: Журавлев, Фирстов

МПК: H04L 27/227

Метки: корреляционного, приема, сигналов, сложных, фазоманипулированных

...соединен с первым входом дополнительного перемножителя, второй вход которого соединен с вто рым выходом БСЗ, причем выход дополнительного перемножителя подключен к третьему входу канала выделения информации, блок слежения за задержкой выполнен в виде последовательно 65 соединенных первого перемножителя,первого фильтра нижних частот (ФНЧ),первого весового усилителя, сумматора, перестраиваемого генератора (ПГ),умножителя частоты, генератора псевдослучайной последовательности (ПСП)и сумматора по модулю два, к второмувходу которого, а также к первомувходу первого перемиожителя подключен выход ПГ, при этом выход первого перемножителя через фильтр верхних частот (ФВЧ) подключен к первому входу второго перемножителя, квторому Входу которого...

Номер патента: 1075439

Опубликовано: 23.02.1984

Авторы: Ананченков, Бронов, Киселев, Стутон

МПК: H04L 27/233

Метки: демодулятор, квазикогерентный, манипуляцией, сигналов, фазовой

...манипулятора, второй вход которого соединен с выходом перемножителя, выходы обоих фазовых манипуляторов соединены с соответствующими входами блока вычитания, выход которого соединен с вторым входом второго фазового детектора, выход опорного генеРатора соединен с вторым входом первого фазового детектора.На чертеже изображена структурная электрическая схема предлагаемого квазикогерентного демодулято ра.Квазикогерентный демодуляторсодержит фазовый детектор 1, состоя.щий из перемножителя 2 и фильтра 3,опорный генератор 4, Фазовый детек- Ю тор 5, Фазовый манипулятор б, перемножитель 7, фазовый манипулятор 8,фазовращатель 9 и блок 10 вычитания.Квазикогерентный демодулятор 15 работает следующим образом.С подачей Фаэоманипулированногосигнала на...

Номер патента: 1078651

Опубликовано: 07.03.1984

Авторы: Иванов, Черевко

МПК: H04L 1/06

Метки: аппаратуры, линия, связи, цифровой

...схем совпадения, выход элемеита ИЛИ является вторым выходом линии,На чертеже изображена структурнаяэлектрическая схема предлагаемойлинии связи.Линия связи цифровой аппаратурысодержит передающее устройство 1, содержащее элемент НЕ 2, элемент И 3,элемент ИЛИ 4, инвертирующий усилитель 5, неинвертирующий усилитель 6,линия связи 7 и 8, приемное устройство 9, содержащее инвертирующий усилитель 10, дополнительный инвертирующий усилитель 11, схемы 12 и 13совпадения, статический триггер 14,,элемент ИЛИ 15.Устройство работает следующимобразом,На управляющий и информационныйвходы 16 и 17 линии связи поступаютсоответственно синхросигнал и информационный сигнал, Во время передачипервой половины каждого информационного сигнала, что соответствует...

Номер патента: 1078654

Опубликовано: 07.03.1984

Авторы: Королев, Купеев

МПК: H03M 13/23, H04L 17/30

Метки: декодер, кода, пороговый, сверточного

...частотой с выхода блока 8Формирования тактовых частот, а блокировка - выходным импульсом Ь -триггера 12,. Пороговый счетчик 10 предназначендля блокировки выходов ПЭ 4 при возникновении в канале связи ошибок,превышающих корректирующую способ-ность сверточного кода, Пороговыйсчетчик состоит иэ собственно счетчика и дешифратора, Порог выбирается равным П); д -минимальноекодовое расстояние свертачного кода.При превышении порога с выхода дешифратора на вход 3 -триггера 12 поступает импульс, переводящий Р -триггер в положение, когда с его инверсного выхода снимается логическийнольТриггер остается в таком положении до поступления на Й-.вход импульса с выхода дешифратора Формирователя 11 временного интервала, Коэффициент счета...

Номер патента: 1078657

Опубликовано: 07.03.1984

Автор: Зильберталь-Глобус

МПК: H04L 7/02

Метки: ведомой, сеансов, станции, стартстопный, хронизатор

...выход блока элементов И-ИЛИ соединен с входом сброса регистра и другим входом стартстопного триггера, выход элемента ИЛИ-НЕ подключен к соответствующему входу блока элементов И-ИЛИ, введены последовательно соединенные элемент И, триггер и элемент ИЛИ, а также элемент задержки, выход которого подсоединен к входу сброса триггера, а вход элемента задержки подключен к первому разрядному выходу счетчика тактовых импульсов с дешифраторами и второму входу элемента ИЛИ, при этом первый вход элемента И подключен к выходу обнаружителя адресного сигнала, а второй вход - к инверсному выходу стартстопного триггера.На фиг, 1 представлена структурно-электрическая схема стартстопного хронизатора сеансов ведомой станции; на фиг. 2-эпюры,поясняющие его...