Приемник команд стаффинга

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 1% (11 11 Н 04 Ь 7/04 1 14 ИЗОБРЕ ИДЕТ ЕЛЬСТВУ ОПИСАН К АВТОРСКОМ(54 вый и э дин сче кот ду поро вому рой рым ключ Перв к ши рой това с я дост га и С 4 й ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И 07 НРЬПИ д 1/14, 19 . ( р ) (57) ПРИЕМНИК КОМАНД СТАФФИНГА, ржащий последовательно соединейинтегратор, пороговый блок, перэльмент И, первый счетчик команд емент НЕТ, последовательно соенные второй элемент И, второй чик команд и элемент ИЛИ, выход рого подсоединен к второму вхолемента НЕТ, причем второй выход гового блока подсоединен к первходу второго элемента И, втовход которого объединен с втовходом первого элемента И и поден к шине Команды стаффинга, ый вход интегратора подключен не фСлужебные символы, а втовход элемента ИЛИ - к шине фТакя частота, о т л и ч а ю щ и йтем, что, с целью повышения оверности приема команд стаффин.ри перерывах связи, в него введены последовательно соединенные формирователь импульса опроса, третийэлемент И, элемент сравнения и четвертый элемент И, а также инвертор,триггер, элемент памяти и пятый элемент И, выход которого подсоединенк дополнительному входу элемента ИЛИ,первый вход - к второму выходу порогового блока, а второй вход - к выходу элемента сравнения, второй, входкоторого объединен с первым входомлемента памяти, входом формироватея импульса опроса и подключен к шине Команды стаффинга, второйвход элемента памяти подключен к шйне Цикловая синхронизация 1, а выход - к третьему входу элемента срав.Янения, первый вход которого объединен с первым входом триггера, второй вход которого объединен с треть- ъф Рим входом элемента памяти, входом Синвертора и подключен к шине фПерерыв связи, выход инвертора подсоединен к второму входу интегратора, вторым входам первого и второгосчетчиков команд и второму входу феетретьего элемента И, к первому входу ,которого подключен выход триггера,при этом первый выход пороговогоблока через четвертый элемент И подсоединен к дополнительному входу элемента НЕТ, 1075433Изобретение предназначено дляиспользования в системах асинхронного сопряжения цифровых потоков, .вчастности при наличии перерывов связи.Известно приемное устройство всистемах асинхронного сопряженияцифровых сигналов с двустороннимивременными сдвкгами, содержащее элемент ИЛИ, выход которого через элемент НЕТ подключен к тактовому входу блока памяти непосредственно, ак сигнальному входу через последовательно соединенные Фазовый :детектор и генератор с автоподстройкойчастоты, при, этом к первым входамэлементов ИЛИ к НЕТ подключены выходы плюсф и ффминуа 1 декодеракоманд через дополнительные элементы НЕТ, а к вторым входам элементовИЛИ и ЙЕТ - вторые выходы дополнктельных элементов НЕТ, к запрещающимвходам которых подключены выходы соответствующих счетчиков числа команд,входы которых подключены к выходамплюсф и минуо декодера комакдсоответственно 11 .25Недостатками этого приемного устройства в системах асинхронного сопряжения цифровых сигналов с двусто- .ронними временными сдвигами являются большая вероятность ошибок фприприемке сдвоенных 1 командили ф, которые Формируются вмомент введения стаффинга, и большое время вхождения в синхронизмпосле перерыва связи. 35Наиболее близким техническим решением к изобретению является приемник команд стаффинга в системахасинхронного сопряжения цифровыхпотоков, содержащий последовательно 40соединенные интегратор, пороговыйблок, первйй элемент И, первый счет"чик команд и элемент НЕТ, последовательно соединенные второй элементИ, второй счетчик команд и элемент 45ИЛИ, выход которого подсоединен квторому входу элемента НЕТ, причемвторой выход порогового блока подсоединен к первому входу второгоэлемента И, второй вход которогообъединен с вторым входом первогоэлемента И и подключен к шине Команды стаффинга, первый вход интегратора подключен к шине фСлужебные символы, а второй вход элемен-,таИЛИ подключен к шине Тактоваячастотаф, второй выход первогосчетчика подключен, к второму входуэлемента ИЛИ., а второй выход второго счетчика - к третьему входу эле-.мента НЕТ 2,60 Однако данный приемник команд стаффинга в системах асинхронного сопряжения цифровых потоков имеет большое время вхождения в синхронизм 65 и низкую достоверность приема команд стаффинга после перерыва связи.Цель изобретения - повьзаение достоверности приема команд стаффинга при перерывах связи.Цель достигается тем, что в приемник команд стаффинга, содержащий последовательно соединенные интегратор, пороговый блок, первый элемент И, первый счетчик команд и элемент НЕТ, последовательно соединенные второй элемент И, второй счетчик команд и элемент ИЛИ, выход которого подсоединен к второму входу элемента НЕТ, причем второй выход порогового блока подсоединен к первому входу второго элемента И, второй вход которого объединен к вторым входом первого элемента И и подключен к шине Команды стаффинга, первый вход интегратора подключен к шине фСлужебные символы, а второй вход элемента ИЛИ - к шине 1 фТактовая частотаф, введены последовательно соединенные формирователь импульса опроса, третий элемент И, элемент сравнения и четвертый элемент И, а также инвертор, триггер, элемент памяти и пятый элемент И, выход которого подсоединен к дополнительному входу элемента ИЛИ, первый вход - к второму выходу порогового блока, а второй вход - к выходу элемента сравнения, второй вход которого объединен с первыу входом элемента памяти, входом формирователя импульса опроса и подключен к шине Команды стаффинга, второй вход элемента памяти подключен к шине Цикловая синхронизация,а выход - к третьему входу элемента сравнения, первый вход которого объединен с первым входом триггера, второй вход которого объединен с третьимвходом элемента памяти, входом инвертора и подключен к шине Перерыв связи 1, выход инвертора подсоединен к второму входу интегратора, вторым входам первого и второго счетчиков команд и второму входу третьего элемента И, к первому входу которого подключен выход триггера, при этом первый выход порогового блока через четвертый элемент И подсоединен к дополнительному входу элемента НЕТ.1На фиг. 1 представлена структурно-электрическая схема приемника команд стаффинга; на фиг. 2 - эторы, поясняющие его работуПриемник команд -стаффинга содержит интегратор 1, пороговый блок 2, элементы И 3 и 4, счетчики 5 к б команд, элемент ИЛИ 7, элемент НЕТ 8, шину 9 фоманды стаффинга, шину 10 Тактовая частота, выход 11 команд стаффинга, элемент 12 памяти, элемент 13 сравнения, триггер 14, элементы И 15 - 17, инвертор 18,. 1075433 1По окончании. сигнала о перерыве связи элемент 13 сравнения сравнивает сигнал с выхода элемента 12 памяти с сигналом пришедшей команды с шины 9, результат сравнения опрашивается импульсом,. сформированным из 1-й после перерыва связи команды стаффинга формирователем 19 и элементом И 17. При несовпадении сигналов на выходе элемента 13 сравнения появляется сигнал (фиг. 2) о том, что во время перерыва связи прошла сдвоенная команда, далее этот сигнал подается на элементы И 15 и 16 и в зависимости от знака на выходе порогового блока 2 на элементЫ ИЛИ 7 или НЕТ .8, отрабатывается стаффинг. формирователь 19 импульса опроса,шину 20 Перерыв связи, шину 21Служебные символыф и шину 22Цикловая синхронизация,Приемник команд стаффинга работает следующим образом. 5Импульсы записи поступают с шины10 через элементы ИЛИ 7 и НЕТ 8 навыход 11 приемника команд стаффинга.Одновременно на шину 9 поступают команды стаффинга, которые подаются 10на входы элементов И 3 и 4, а на ши-ну 21 поступает информация по дополнительному каналу о знаке. разностифаз между импульсами записи и считывания передающего устройства. Информации о знаке стаффинга накапливается в интеграторе 1, пороговый блок2 сравнивает содержимое интегратора1 с порогом и принимает решение ознаке предстоящего стаффинга, В соответствии с этим открывается элемент И 3 или 4, и приходящие команды стаффинга проходят на счетчик 5или б команд. Счетчики 5 и б командопределяют количество подряд следующих команд одного знака. При обнаружении счетчиком 5 или б команд сдвоенной команды любого знака (,фф) анализируется следующая команда, если она оказывается другогознака, чем две предыдущие, вырабаты- З 0ваются сигналы о введении стаффинга,Причем, если сдвоенную команду обнаружил счетчик 5 команд, на его выходе, соединенном с входом элемента.ИЛИ 7, вырабатывается сигнал о введении дополнительного такта записи.Благодаря этому осуществляется запись дополнительного бита информациив запоминающее устройство. Если жесдвоенная команда обнаружена счетчиком 6 команд, то на его выходе, соединенном с входом элемента НЕТ 8,вырабатывается сигнал, зайрещающийодин такт записи. 45При обнаружении любым из счетчиков 5 или 6 команд строенной команды(,1 или ф) стаффинг невводитсяЕсли в системе связи возможны перерывы связи, то во время перерыва связи стаффинги могут быть приняты ложные или не приняты, и их действительно нужна отработать. И то и другое приводит к срыву цикловой синхронизации в системе разуплотнения более низкого порядка (неправиль- . ному разуплотнению, декодированию, если информация кодирована и т.п.), все это значительно увеличивает время перерыва связи за счет увеличения 60 времени вхождения в синхронизм после перерыва связи.Принцип уменьшения времени вхождения в синхронизм после перерыва . связи достигается увеличением досто верности приема команд стаффинга при перерывах связи, что основано на использовании того факта, что после передачи сдвоенных команд стаффинга (ф 1 ф или ф), которые Формируются в момент введения стаффинга, меняетдя.порядок чередования команд (Фиг. 20) . Время перерыва связи должно быть меньше периода значащих стаффиргов (ТперТссар)Если,во время перерыва связи (Фиг. 2) прошла сдвоенная. команда, то после нерерыва изменяется порядок чередования команд (ф+ф и 1-) . Запомнив чередования. команд до перерыва связи (фиг. 2), сравниваем его с порядком чередования команд после перерыва: изменения порядка чередования команд стаффинга говорят о том, что во время перерыва связи прошла сдвоенная команда, соответствующая моменту введениястаффинга, знак стаффинга определяется по информации дополнительного канала. Так как информация о знаке стаффинга накапливается, а время перерыва связи Тпер,( Тс то для определения знака стафФинга оказывается достаточно информации, накопленной интегратором 1 до перерыва связи.При перерыве связи на приемник команд стаффинга на шину 20 приходит сигнал о перерыве связи, который запоминается триггером 14. Этот сигнал пЕреводит элемент 12 памяти в режим запоминания порядка чередования команд стаффинга, а через инвертор 18 переводит интегратор 1 в режим запоминания накопленной информации, счетчики 5 и б команд сбрасывает в начальное состояние и запрещает счет, пока есть сигнал перерыва связи.Для запоминания порядка чередования команд стаффинга используется сигнал цикловой синхронизации, который подается на шину 22 и далее на счетный вход элемента 12 памяти, который, перейдя в счетный режим, запоминает порядок чередования команд стаффинга до перерыва связи.1075433 Технико-экономическая эффектив- ема команд стаффинга, что позволит уменость приемника команд стаффинга заклв- ньшить время вхождения в синхронизм чается в увеличении достоверности при- системы связи после перерыва связи,ель Т.Поддубня.Бабинец Коррек остам ехред едактор В.Данко Муск 635 Птвенного комитета СССретений и открытий Ж, Раушскаянаб.,писное 4/5 Патент, г.ужгород, ул. Проект 1 Филиал Заказ 519/51 Тираж ВНИИПИ ГосУдаР по делам изо 113035, Москва