Устройство для приема и адаптивного мажоритарного декодирования дублированных сигналов

СОКИ СОВЕТСКИСОЦИАЛИСТИЧЕСКРЕСПУБЛИК ИСАНИЕ ИЗОБРЕТЕНТОРСНОМУ СВИДЕТЕЛЬСТВУ ъторым иора сообще-,и льство СССР 1978. ство СССР 1980л лл ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54)(57) 1. УСТРОЙСТВО ДЛЯ ПРИЕМАИ АДАПТИВНОГО МАЖОРИТАРНОГО ДЕКОДИРОВАНИЯ ДУБЛИРОВАННЫХ СИГНАЛОВ, содержащее счетчик, первый вход которогоподключен к информационному входуустройства, выходы счетчика соединены с первыми входами формирователясообщений и блока памяти, выходыкоторого соединены с вторыми входами счетчика, третий вход счетчикаи второй вход Формирователя сообщений подключены к синхрониэирующемувходу устройства, о т л и ч а ю щ ее с я тем, что, с целью повышенияинформативности и достоверностиустройства, в него введен анализатор сообщений, первый и второй выходы которого соединены соответственно с выходом устройства и третьимвходом Формирователя сообщений,первый, второй и третий выходы формирователя сообщений соединены со(51) 0 08 С 19/16; Н 04 Ь 1 ответственно с первым, в третьим входами анализат ний.2, Устройство по и. 1, о т и ич а ю щ е е с я тем, что анализатор сообщений выполнен на регистре сдвига, блоке сумматоров, инверторе, делителе, переключателе, элементе ИЛИ-НЕ и элементе И, выход которого соединен с первым входом делителя, выход делителя соединен с первымуправляющим входом переключателя, первый выход переключателя соединен с входом регистра сдвига, параллельный выход первого разряда которого через инвертор соединен с первым входом блока сумматоров, Е параллельные выходы остальных разрядов регистра сдвига соединены с соответствующими входами блока сумматоров, выходы которого через элемент ИЛИ-НЕ соединены с первым входом элемента И, последовательный выход регистра сдвига соединен с информационным входом переключателя, второй выход йереключателя и выход элемента И соединены соответственно с первым и вторым выходами анализатора сообщений, вход регистра сдвига, второй вход элемента И и второй управляющий вход переключателя соединены соответственно с первыМ,вторым и третьим входами анализато- ра сообщений.Изобретение относится к телемеханике и вычислительной технике и может быть использовано в адаптивныхсистемах передачи дискретной информации по каналам связи низкого качества для коррекции ошибок при многократном дублировании сообщений,Известно устройство для адаптивнОго мажоритарного декодирования,содержащее ключ, счетчик, накопительи решающий блок, обеспечивающее высокую исправляющую способность 1,Однако такое устройство не позволяет осуществлять цикловое фазирование, что ограничивает его функциональные воэможности, 15Наиболее близким к предложенномупо технической сущности является устройство для адаптивного мажоритарного декодирования телемеханическихДублированных сигналов, содержаЩеепоследовательно соединенные ключ,счетчик накопитель блок памяти),решающий блок (формирователь сообщения), анализатор фазирующего сигналаи селектор начальной фазы, при этомвыход селектора начальной фазы соединен с одним иэ входов решающегоблока, один иэ выходов которого соединен с входом ключа, а входы соединены с соответствующими входами счетчика и накопителя.В данном устройстве последовательно принимаемые блоки, состоящие иэодного фаэирующего и двух информационных сигналов равной длины, накапливаются и мажоритарно складываются,а затем по выделенному фаэирующемусигналу отыскивается фаэовое положение 2.Недостатком данного устройстваявляется большая избыточность и низкая достоверность принимаемой информацииЦель изобретения - повышение информативности и достоверности устройства, 45 Поставленная цель достигается тем, что н устройство -тля приема и ацаптивного мажоритарного декодирования дублированных сигналов, содержащем счетчик, первый вход которого подключен х информационному входу устройства, выходы счетчика соединены с первыми входами формирователя сообщения и блока памяти, выходы которого соединены с вторыми входами счетчика, третий вход счетчика и второй вход формирователя сообщения подключены к синхрониэирующему входу устройства, введен анализатор сообщений, первый и второй вы ходы которого соединены соотнетственно с ныходом устройстна и третьим входом формирователя сообщений, первый, второй и третий выходы формирователя сообщений соединены соответ ственно с первым, вторым и третьимвходами анализатора сообщений.Кроме того, анализатор сообщенийвыполнен на регистре сдвига, блокесумматоров, инверторе, делителе,переключателе, элементе И-НЕ.и элементе И, выход которого соединен спервым входом делителя, выход Д 6 лителя соединен с первым управляющим входом переключателя, первыйвход переключателя соединен с входом регистра сдвига, параллельныйвыход первого разряда которого через инвертор соединен с первымвходом блока сумматоров, параллельные выходы остальных разрядов регистра сдвига соединены с соответствующими входами блока сумматоров,выходы которого через элемент КЛИНЕ соединены с первым входом элемента И, последовательный выход регистра сдвига соединен с информационным входом переключателя, второйвыход переключателя и выход элемента И соединены соответственна спервым и вторым выходами анализатора сообщений, вход регистра сдвига,второй вход элемента И и второй управляющий вход переключателя соединены соответственно с первым, нторыми третьим входами анализатора сообщений,На фиг. 1 представлена временнаядиаграмма, поясняющая порядок повторения сообщения; на фиг. 2 - структурная схема устройства; на фиг. 3 функциональная схема формирователясообщений и анализатора сообщений.Один сеанс передачи включает 1одинаковых блоков, каждый из которыхсостоит иэ двух подблоков: исходного сообщения, закодированного избыточным ( л, 1)кодом, и его "зеркального" относительно середины отображения, при этом младший разряд первого подблока инвертируется.Величинаопределяется качеством используемого канала связи изаданной помехоустойчиностью. Дляканалов очень низкого качества, накоторые рассчитано предлагаемое устройство, величина 1 выбирается достаточно большой. В рассматриваемомпримере к = 7.Устройство (фиг. 2) содержитсчетчик 1 блок 2 памяти, формирователь 3 сообщений и анализатор 4сообщений, вход 5 счетчика, первыевходы б, 7 и 8,первый выход 9, третий вход 10, второй выход 11, второйвход 12, третий выход 13 формирователя, перный 14, второй 15 и третий1 б входы, первый 17 и второй 18 выходы анализатора, выход 19 устройства.Счетчик 1 в рассматриваемом варианте содержит три двоичных разрядаи предназначен для подсчета числау принятых единиц для одноименных .разрядов принимаемых повторений со-общения. Его параллельные выходысоединены с соответствующими входамиблока 2 памяти, формирователя 3 икоммутируются синхроимпульсами (СИ).Блок 2 памяти содержит три регистра сдвига, куда записываются цифровые коды, считываемые со счетчика 1,при этом емкость каждого регистра2 п разрядов. Его выходе соединеныс соответствующими входами счетчика 1.Формирователь 3 сообщений предназначен для выделения сообщения скоррекцией ошибок. Его выходы соединены с соответствукщими входами 15анализатора 4Анализатор 4 сообщений определяет Фазовое положение принятого сообщения, проверку его на достоверностьи выдачу получателю. 20Формирователь 3 сообщений (фиг. 3)содержит элементы И 20 и 21, элементы ИЛИ 22, ключи 23 - 26, элемент27 ИЛИ, хронизатор 28.Элементы И 20 и,21 совместно сэлементом ИЛИ 22 формируют элементыпринимаемого сообщения из цифровыхкодов, записываемых в блоке 2 памяти.Ключи 23 - 26 предназначенй длякоммутации входов б, 7 и 8 Формирователя 3, выходов элементов И 20,21и элемента ИЛИ 22 с входами элемента 27 ИЛИ.Элемент ИЛИ 27 объединяет выходыключей 23 - 26 и соединяет их с выходом 9 Формирователя 3, 35Хронизатор 28 осуществляет управление ключами 23 - 26 и работойанализатора 4 сообщений,Анализатор 4 сообщений содержитинвертор 29, блок 30 сумматоров 31 - 4031 по модулю два, элемент ИЛИНЕ 32, алемент И 33, делитель 34,регистр 35 сдвига, переключатель 36.Инвертор 29 инвертирует первыйразряд записанного в регистр 35 452-разрядно 1 о повторения. Он соединен с одним из входов первого сумматора 31 по модулю два в блоке 30сумматоров 31 - 31 по модулю два.Блок 30 содержит и сумматоров31 - 31 по модулю два, на которыхпроисходит сравнение симметричныхотносительно середины принимаемогосообщения элементов.Элемент ИЛИ-НЕ 32 объединяет выходы блока 30 сумматоров 31 - 31по модулю два и выдает сигнал о фазовом положении принимаемого сообщения на вход элемента И 33.Элемент И 33 выдает сигнал о начале проверки на делитель 34 и о Фазовом положении на вход хронизатора 28. Делитель 34 делит и -разрядную ;кодовую комбинацию на образующий полином и в случае необнаружения ошиб ки в принятом сообщении выдает сигнал на переключатель 36.Регистр 35 сдвига содержит 2 й разрядов, в него записывается результат мажоритарной обработки принимаемых блоков сообщения.Переключатель 36 коммутирует выход регистра 35 с его входа на выход 17 анализатора 4 по сигналам с делителя 34Устройство работает следующим образом.Принимаемая информация из канала связи информация поступает на вход 5 устройства. Момент начала приема в общем случае может не совпадать с началом приема первого элемента принимаемого подблока. Допустим устройство начало работать с момента приема ( + 1) -го элемента. Тогда через 2 и тактов в первый регистр блока 2 записывается 2 п -конечных элементов первого блока иначальных элементов второго блока. При приеме госледующих элементов счетчик 1 подсчитывает число единиц У ( = 1. 2, 3. , 2 и) в одноименных элементах, сдвинутых натактов последовательностей, и соответствующие цифровые коды записываются в блок 2. На каждом 2 п(31) + Й -м такте,где (3 = 1, 3, 5начинается попытка выявления Фазового положения. Так, например, для= 1 на первом такте хронизатор 28 открывает ключ 23, принимае- . мая информационная последовательность помимо записи в первый регистр блока 2 через вход б Формирователя 3, ключ 23, элеме:т ИЛИ 27, выход 9 формирователя 3, вход 14 анализатора 4 записывается в регистр 35, Через 2 п тактов, когда регистр 35 окажется заполненным, ключ 23 закрывается,и хронизатор 28 с выхода 11 подает через вход 16 анализатор 4 сигнала о начале фазирования на вход элемента И 33 и через выходы 18 сигнала на переключатель 36, который замыкает цепь обратной связи регистра 35. Записанная в регистре 35 последовательность через переключатель 36 циклически сдвигается по цепи обратной, связи, при этом на блоке 30 сумматоров 31431 по модулю два поэлементно сравниваются символы, симметричные относительно середины регистра 35, Инвертор 29 необходим для того чтобы в фазовом положении обеспечить сигнал совпадения элементов, записанных в первом и последнем разрядах регистра 35. Инвертирование первого элемента передаваемого блока необходимо для того, чтобы исключить появление сигнала "Фазирование" на стыке двух соседних блоковВ фазовом положении на выходе эле 1073789мента ИЛИ-НЕ 32 появляется сигнал,который через элемент И 33 поступа 1ет на вход 10 хрониэатора 28 и навход делителя 34, кроме того, сигнал с выхода 13 хронизатора поступа"ет через выход 18 анализатора 4 навход переключателя 36 и разрываетцепь обратной связи регйстра 35,Так как делитель 34, соединенный си-м выходом регистра 35 сдвига, начинает работать с момента фазирования, то через 7 тактов в нем записывается результат деления второгоподблока на образующий полином, авторой подблок переписывается в последние П разрядов регистра 35. Если 15остаток от деления на образующийполином равен нулю, т,е. ошибок необнаружено, то сигнал с делителя 34поступает на вход переключателя 36,соединяет выход регистра 35 с выходом 17 анализатора 4, Сообщение выдается получателю на выход 19 устройства,Если в течение 2 П тактов с начала фазирования Фазовое положение невыявлено= 1 ) за счет имеющихсяошибок или делитель 34 выявляет впринятом сообщении ошибки, т,есинхронизм окажется ложным, то осуществляется вторая попытка выделениясинхронного положения принимаемыхблоков. На 4 и + 1) -м такте хронизатор 28 открывает ключ 24, и результат мажоритарной обработки первыхтрех блоков с входа 7 Формирователячерез ключ 24 и элемент ИЛИ 27 записывается в регистр 35, выталкиваяимеющуюся в нем информацию (если онк этому времени не свободен), Ещечерез 2 п тактов весь процесс повто-ряется аналогично описанному. , 40Если и в этом случае ошибки неисправлены (при= 3), фазирующийсигнал не выделен и устройство про; -должает прием последующих блоков,на 8 й + Ц -м такте хронизатор 28 открывает ключ 25, и мажоритарный результат пяти повторений передаваемого блока записывается в регистр 35.Если ошибки исправлены правильно, тоустанавливается фазовое положениеи сообщение выдается получателю. Если в принятых блоках снова окажутся неисправленные ошибки при Я5), фаэирующий сигнал не выделен и продолж-ется прием последующих блоков, на 12 + 1) -м такте хронизатор 28 открывает ключ 26, в регистр 35 переписывается результат мажоритарной обработки семи повторений передаваемого блока, и начинает ся четвертая попытка определения фазового положения. Если ошибки исправлены, то устанавливается фазовое положение и сообщение выдается получателю на выход 19 устройства, 65 Предложенное устройство обладает более высокой технико-зкономической эффективностью, чем известное. В из вестном устройстве фазирование по циклам осуществляется за счет допол нительной передачи в каждом подблоке О -разрядной фазирующей комбинации, что значительно увеличивает из- быточность и снижает достоверность принимаемой информации (мажоритарной обработке подвергаются различные кодовые слова). В предложенном устройстве мажоритарной обработке подвергаются одинаковые кодовые слова, так как Фаэирующая комбинация не передается, поэтому его исправляющая способность значительно выше.В известном устройстве вероятность ошибочного приема элементарного символа определяется выражениемВ4,Р,(Ющ"1:- 32 н 2.-цфщ 1/3+ 12В предлагаемом устройстве вероятность ошибочного приема элементарного символа определяется выражениемВыигрыш в исправляющей способности составляетРР 4-Экроме того, сам принцип вхождения в синхронизм в предложенном устройстве эквивалентен проверке на достоверность по критерию два из двух. Вероятность необнаружения ошибки в этом случае составляетР,РкоП р и м е р. Пусть Р = 10"- 10, при этом в известном устройстве 3= 5, т.е. передается Зрь - 150 символов, а в предложенном устройстве Р" = 7, т.е. передается 2"и = 140 символов. ТогцаР =5105,Р=3510Р = 10 (3 5-10/ = 1: 2 ф 10-"В это не хуже, чем в известном устройстве при )3 = 5. Выигрыш в избыточности составляети ри5 Технические преимущества заявляе мого объекта по сравнению с базовым ;заключается в большей достоверности Тир И Государст делам изобр Москва, Жпринимаемой инФормации и большей информативности устройства. При равном количестве передних символов выигрыш в достовернбстисоставит 4 8 10 раз.й Применение устройства в каналах связи очень низкого качества увеличивает их пропускную способность, так как устройство обеспечивает за-, данную исправляющую способность при меньшем количестве переданных символов. 69ого комитетаий и открытиРаушская наб