Устройство для цифрового формирования сигналов с амплитудно фазовой модуляцией
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1070703
Авторы: Давликанова, Малеженков, Свириденко, Татарский
Текст
СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 3(59 Н 04 Ь 27 18 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Московский институт инженеровгражданской авиации(56) 1. Данилов Б.С. и др. Однополосная передача цифровых сигналов., М., ффСвязь 1, 1974, с.59.2. Выполнение высокоскоростныхмодемов на микро-ЭВМ. Экспресс-информация. Сер. Передача информа"цинфэн, М., ВИНИТИ.1973, Ф 5,с.5-21 (прототип).(54,)(57) УСТРОЙСТВО ДЛЯ ЦИФРОВОГОФОРМИРОВАНИЯ СИГНАЛОВ С АМПЛИТУДНОФАЗОВОЙ МОДУЛЯЦИЕЙ, содержащее источник данных, выход которого соединен с входами первой и второйлиний задержки, первый и второйблоки памяти, выходы которых подключены к первым входам соответстЯО 1070703 А венно первого и второго перемножителей, выходы которых соединены с входами сумматора, выход которого через цифроаналоговый преобразователь подключен к входу фильтра нижних частот, о .т л и ч а ю щ е е с я тем, что,.с целью повьыения точности формирования,. введены два дополнительных блока памяти и первый и второй дещифраторы, выходы которых подключены к первым входам соответственно первого и второго дополнительных блоков памяти, выходы которых соединены с вторыми входами соответственно первего и второго перемножителей, причем выходы первой и второй линий задержки под-ключены к входам соответственно первого и второго дещнфраторов, а вторые входы первого и второго дополнительных блоков памяти и входы первого и второго блоков памяти являются модуляционными входами уст- Я ройства.1070703 ВНИИПИ . Заказ 11704/54 Тираж 635 ПОдписно филиал ППП "Патент", г, Ужгород, ул.Проектная,отсчеты ортогональных составляющихнесущей частоты ш используемоймодуляционной системы: созшпТ ив 1 пшпТ, где Т - период модуляции, и = 1,2,3,йнформация отисточника 1 данных 5в последовательном коде поступает счастотой Р данных на входы линий2 и 3 задержки. Линии 2 и 3 задержки имеют (в Б); выходов, где Нчисло отводов линии задержки, равное 0числу предварительно рассчитанныхкоэффициентов, идентичных коэффициентам при цифровой фильтрации,а ш = Р/Р (Р - частота модуляции)представляет собой число объединяемых 15в группы битов входных данных длясогласования скорости передачиот источника 1 данных и скоростимодуляции,Двоичные числа с выходов линий 2 О2 и 3 задержки, представляющие собой задержанные на В тактов частотымодуляции Р случайную комбинациюс выхода источника 1 данных, поступают соответственно на (в.Н) входов дешифратора 8 и (вИ) входов дешифратора 9, которые преобразуют(дешифрируют) эти случайные комбинации в адресную инФормацию одного иэ 2 адресов соответственноблока 6 памяти и блока 7 памяти,,где хранятся 2 предварительнорассчитанных и записанных результатов, аналогичных цифровой фильтрации входной последовательности данных (т,е. дискретной свертки координат (Х,У используемого модуляционного формата с В отсчетамиимпульсной реакции Ь;) 1=0,Н,Формирующего фильтра),Наличие адресной информации навходе блока 6 памяти и входе блока 7памяти приводит к появлению на ихвыходах результатов 8, 8.Считанные иэ блоков памяти 6 и 7памяти с частотой модуляции Р сигналы многоразрядные двоичные числа) 8 и 8поступают, на перемнбжителй 10 и 11 соответственно,где осуществляется их модуляция ортогоиальньачи отсчетами совщнпТми в 1 п сопТ) несущей частоты щн соответственно, которые хранятся в .блоках 4 и 5 памяти соответственнои считываются из них также с частотой модуляции Г 1Модулированные ортогональные сигнала суммируются в сумматоре 12 Йпосле преобразования в цифроаналоговод преобразователе 13 и фильтрации в фильтре 14 нижних частот сформированный модулированный сигналК 5(пТ к 1 ХТ "1 Т %(1 Т )сави пТ +1:ОН(:Опоступает в канал связи.Таким образом, введение новыхблоков позволило повысить точностьФормирования сигналов с амплитудно"фаэовой модуляцией.
СмотретьЗаявка
3374750, 25.12.1981
МОСКОВСКИЙ ИНСТИТУТ ИНЖЕНЕРОВ ГРАЖДАНСКОЙ АВИАЦИИ
МАЛЕЖЕНКОВ ВЛАДИМИР ВАСИЛЬЕВИЧ, СВИРИДЕНКО ВЛАДИМИР АЛЕКСАНДРОВИЧ, ТАТАРСКИЙ ЛЕОНИД СЕРГЕЕВИЧ, ДАВЛИКАНОВА МАРГАРИТА СЕРГЕЕВНА
МПК / Метки
МПК: H04L 27/18
Метки: амплитудно, модуляцией, сигналов, фазовой, формирования, цифрового
Опубликовано: 30.01.1984
Код ссылки
<a href="https://patents.su/3-1070703-ustrojjstvo-dlya-cifrovogo-formirovaniya-signalov-s-amplitudno-fazovojj-modulyaciejj.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для цифрового формирования сигналов с амплитудно фазовой модуляцией</a>
Буферное запоминающее устройство
Номер патента: 1096692
Опубликовано: 07.06.1984
МПК: G11C 19/00
Метки: буферное, запоминающее
...элементов И, второй вход первого элемента И подключен квыходу первого элемента ИЛИ и первомувходу четвертого элемента И, а выход - кпервому входу второго элемента ИЛИ, второй вход которого соединен с выходом пято- ЗО го элемента И, а выход подключен к входампервого триггера и элемента НЕ, выход которого соединен с одним из входов второготриггера, другие выходы которого подключены к выходу четвертого элемента И, второйвход которого и вторые входы элементов2 И - ИЛИ подключены к первому выходу формирователя сигналов, второй вход которогосоединен с первыми входами шестого и седь.мого элементов И и третьи входы элементов 4 О,2 И - ИЛИ подключены к прямому выходу первого триггера, инверсный выход которого соединен с вторыми входами...
Устройство для обмена данными между оперативной памятью и периферийными устройствами
Номер патента: 1260970
Опубликовано: 30.09.1986
Авторы: Извозчикова, Карпейчик, Пронин, Хамелянский
МПК: G06F 13/00
Метки: данными, между, обмена, оперативной, памятью, периферийными, устройствами
...прямое") сумматор 15 выполняет вычитание, при его отсутствии (командыСчитывание обратное" и "Запись") - сложение. При корректной работе устройства сигнала ошибки с 10 блока сравнения 17 нет.Кроме того, в регистр 12 конца чтения с входа 23 устройства заносится информация о счете данных (пять разрядов, из которых в разряды 3,4 15 заносятся биты 15,16 счета данных из КСК, в разряды 0,1,2 заносятся биты 12,13,14 счета данных из КСК при нулевом значении битов 1-11 счета данных или разряды 0,1,2 устанавливаются 20 в комбинацию "111" при ненулевом значении битов 1 - 11 счета данных). По входу 18 на регистр 4 адреса зоны памяти поступает адрес ПФУ. Адрес ПФУ находится в регистре 4 все время вы.полнения обмена данными, подается на первый...
Устройство приоритетного обращения процессоров к общему блоку памяти данных
Номер патента: 682898
Опубликовано: 30.08.1979
МПК: G06F 13/18, G06F 9/50
Метки: блоку, данных, обращения, общему, памяти, приоритетного, процессоров
...+ 1 + П 1 ах СХ (подкд И 11,12+ в(2) ГДЕ 1 доднл ВРЕМЯ ПОДКЛ 1 ОЧЕНИЯ ПРОЦЕССОров к шинам, связывающим его с ЗУ.Сигнал с выхода элемента 7 ИЛИ поступает на первый вход запускающего элемента 15 И, на втЬрой вход которого подается единичный сигнал с инверсного выхода счетчика 3, а на третий вход - единичный сигнал с выходного элемента 8 ИЛИ. В том случае, если четвертый вход запускающего элемента И открыт единичным сигналом, с нулевого выхода триггера 2, сигнал с выхода запускающего элемента И перебрасывает триггер 2 в состояние, при котором на его выходе появляется единичный сигнал, поступающий на выходную шину 27 запроса и далее на управляющий вход ЗУ. Сигнал с инверсного выхода триггера занятости блокирует возможность поступления от...
Устройство для обмена данными между группой каналов ввода вывода и оперативной памятью
Номер патента: 1278867
Опубликовано: 23.12.1986
Авторы: Мазикин, Пронин, Пыхтин, Хамелянский
МПК: G06F 13/00
Метки: ввода, вывода, группой, данными, каналов, между, обмена, оперативной, памятью
...информации с выхода регистра 135 хранения на информационный выход 137 блока,Блок дешифрации приоритета (фиг,б)содержит шесть мультиплексоров 149154, элемент НЕ 155, дешифратор 156,10информационный вход 157 блока, содержащий линии 158-165.Кроме того, блок микропрограммного управления содержит (Фиг. 2) выход166 занесения.Блок формирования работает следующим образом, На первые информа- б.ционные входы с первого по четвертыймультиплексоры 149-152 поступает. сгруппового входа 148 запроса блока20сигнал запроса от первого каналагруппы, На второй, третий и четвертый информационные входы с первогопо четвертый мультиплексоры 149-152поступают с группового входа 148 запроса блока сигналы запросов от второго, третьего и четвертого...
Устройство для обмена данными между группой каналов ввода вывода и оперативной памятью
Номер патента: 1288707
Опубликовано: 07.02.1987
Авторы: Мазикин, Пронин, Хамелянская, Яновская
МПК: G06F 13/00
Метки: ввода, вывода, группой, данными, каналов, между, обмена, оперативной, памятью
...на группу элементов И-ИЛИ 20, управляющие .направлением загрузки первой и второй групп регистров 15 и 16, и на блок 17 управления,Для управления адресацией буфера данных используется триггер 108 обращения интерфейса, Если триггер 108 обращения интерфейса сброшен,при выполнении обмена данными между буферной памятью данных и группой регистров адресации буферной памяти до зоны (двойного слова) происходит с помощью триггера 111 выбора буфера процессора, а до слова - с помощью триггера 112 номера слова. Триггер 112 номера слова во время передачи двойного слова переключается, Если триггер 108 обращения интерфейса установлен, может выполняться обмен между буферной памятью 107 данных и регистром 106 данных. При этом адресация зоны происходит с...
Предыдущий патент: Цифровой демодулятор сигналов амплитудной телеграфии
Следующий патент: Устройство для демодуляции многочастотных амплитудно фазомодулированных сигналов
Случайный патент: Электрогидравлическая цифровая следящаясистема