H03M 7/12 — в системе счисления с двумя основаниями, например двоично-десятичный код

Номер патента: 1330762

Опубликовано: 15.08.1987

Авторы: Никонович, Тявловская, Тявловский

МПК: H03M 7/12

Метки: двоично-десятичный, двоичного, кода

...в двоично-десятичныйкод тетрады,Преобразователь двоичного кода вдвоично-десятичный работает следующим образом,В исходном состоянии в регистр 1записано с входов 9 преобразуемое51 О 15 20 25 двоичное число, регистр 2 установлен в исходное нулевое состояние.Число, записанное в регистр 1, анализируется в блоке 4 управления вычитанием. Если анализируемое число содержит "тысячи", то появляется сигнал признака "тысяч" на выходе 13 блока 4, если число не содержит "тысяч , а содержит "сотни", то появляется сигнал признака "сотен" на выходе 14 этого блока 4, а если оно содержит только десятки", то появляется сигнал признака "десятки" на выходе 15 блока 4, Одновременно осуществляется анализ разрядов двоичного числа в блоке 5 дешифрации, в котором...

Номер патента: 1336250

Опубликовано: 07.09.1987

Авторы: Бондаренко, Эйдельман

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода

...Формула изобретения Преобразователь двоична-десятичного кода в двоичцьгй, содержаший) )10 5 О 55 ер вгй . вт О")ОЙ и третий дн си) ) ые сум маторы н первый., второй и третий элементы ИЛИ, причем вход первого (младшего) разряда младшей тетрады входного кода преобразователя соединен непосредственно с выходом первого разряда выходного кода преобразователя, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, в преобразователе. вход второго разряда младшей тетрады входного кода преобразователя подключен к первому входу первого разряда третьего сумматора, первые входы второго, третьего и четвертогс разрядов которого соединены с выходами первого и второго разрядов и выходом переноса второго сумматора входы третьего и четвертого...

Номер патента: 1349008

Опубликовано: 30.10.1987

Автор: Макаров

МПК: H03M 7/12

Метки: двоично-десятичный, двоичного, единиц, код, кода, угловых

...состояние. При наличии на входе 18 положительного входного кода схема 8 сравнения выдает сигнал"А с В", который разрешает прохождение тактовых импульсов с входа 16 через элемент И 9 на вход "+" счетчика12 и через элемент ИЛИ 13 на синхровход регистра 5, записывая в него код с сумматора 3. Так как на выходе1 АВ" схемы сравнения присутствует нулевой сигнал, то к содержимому регистра 5 при поступлении каждого стробирующего сигнала прибавляется константа С. Процесс преобразования происходит до тех пор, пока на выходесхемы 8 сравнения не исчезнет сигналАс В. При этом на выход 19 поступаетчисло импульсов 0В/С) +1, а в5счетчике 12 формируется двоично-десятичный код в угловых единицах, соответствующий входному двоичному коду.В регистре 5 при...

Номер патента: 1368992

Опубликовано: 23.01.1988

Авторы: Вражнов, Дудченко

МПК: H03M 7/12

Метки: кодов

...входа 2 поступаетнепосредственно на счетный вход триггера 5 первого разряда 4-1, инвертируя его, и далее через вторые элементы И 7, открытые в тех разрядах4-1, , 4-, где записаны нули, иэлементы ИЛИ 8 на счетные входы триггеров 5 всех последующих разрядов4-2, , 4-(1 + 1), расположенныхдо первого разряда с записанной единицей включительно. Инвертированиечасти кода, расположенного после са 15 мой младшей единицы, происходит аналогично тому, как и при преобразовании в дополнительный код, с темлишь отличием, что сигнал на первыеэлементы И 6 поступает через дополнительный элемент ИЛИ 3 с управляющеговхода 2,Операция прямого счета осуществляется в два такта, а именно путемпоследовательного преобразования за 25 писанного в разряды числа...

Номер патента: 1368993

Опубликовано: 23.01.1988

Авторы: Кашаев, Клименко

МПК: H03M 7/12

Метки: двоично-десятичный, двоичного, кода

...7, т,е, подготовка преобразователя к преобразованию записанного К-разрядного кода числа, Одновременно тем же положительным потенциалом с выхода мультиплекора 9 открывается элемент И 2, и оследовательность импульсов постуает на делители 3 и 4 частоты, Имульсы с выхода делителя 3 частоты оступают в двоичный счетчик 6, раотающий на вычитание, а выходные имульсы делителя 4 частоты - на двочно-десятичный счетчик 5, работаю 40й на сложение, Поскольку коэффицинты делителей 3 и 4 частоты выбраы так, что отношения их равняются тношению весов единиц младших разядов двоичного и двоично-десятичноо счетчиков соответственно, в момент45 кончания преобразования на выходах 7 преобразователя зафиксируется воично-десятичный код числа,...

Номер патента: 1368994

Опубликовано: 23.01.1988

Авторы: Кашаев, Клименко

МПК: H03M 7/12

Метки: двоично-десятичный, двоичного, кода

...функционирует следующим образам,В исходном состоянии работа первого 1 и второго 2 генераторов импульсов запрещена низким потенциалом свыхода дешифратора 5 нуля, В двоичном счетчике 4 в е разряды находятся Р 10 Г 2 А 2 = А 2 --Р 2 Р 1тогда Р 1 Р 10Р 2Р 2 Изобретение относится к автоматике и вычислительной технике и можетбыть использовано для преобраэователдвоичного кода в двоична-десятичный,Цель изобретения - расширение класа решаемых задач эа счет обеспечениявозможности изменения разрядностивходного кода и веса его младшегоразряда, а также уменьшение временипреобразования,На фиг. 1 изображена функциональная схема преобразователя када; нафиг, 2 - генератор импульсов, управляемый кодом.Преобразователь кода (фиг. 1) содержит первый 1 и...

Номер патента: 1372625

Опубликовано: 07.02.1988

Авторы: Барбаш, Дорофеев, Петунин

МПК: H03M 7/12

Метки: кодов

...открывается элемент 8 запрета и обеспечивает прохождение импульсов через элемент ИЛИ 14 на С-вход регистра 1 сдвига, При поступлении очередного синхроимпульса один элемент информации через элементы И 12 и ИЛИ 16 поступает на выход 18 устройства.Данный процесс продолжается до тех пор пока не передана вся информационная часть кодограммы. Окончание данного процесса характеризуется тем, что в (1-и)-х разрядах регистра 1 сдвига остаются нули, а в (и+1)-м разряде - единица, характеризующая длину кодограммы.В результате на выходе элемента И 9 формируется единичный сигнал, поступающий на второй вход элемента И 1 О, на выходе которого формируется сигнал, равный сигналу единичного выхода счетного триггера 5, для придания кодограмме четкого...

Номер патента: 1378064

Опубликовано: 28.02.1988

Автор: Лебедев

МПК: H03M 7/12

Метки: дробного, другую, кода, одной, системы, счисления, числа

...разрядов, представляющие циАры восьмиричной дроби и триады, т.е.исключить из тетради старший бит он всегда равен нулю), например, внешним монтажем при подключении выходов 4 масштабирующих сумматоров 1 первого столбца матрици к разрядным выходам 11 преобразователя, а затем в получившейся дроби снять разбивкудвоичных разрядов на триады, что является чисто формальной операцией. Таким образом, на выходах 4 масштабирувщих сумматоров 1 первого столбца матрицы появляются кодовые комбинации 0100, 0101, 0110, и после исключения старших разрядов тетрад на разрядных выходах 11 преобразователя получается кодовая комбинация 100101110, которая представляет девять разрядов двоичной дроби, приближающей исходнув дробь 0,59. Действительно, Ою...

Номер патента: 1381717

Опубликовано: 15.03.1988

Авторы: Брюхович, Шкитин

МПК: H03M 7/12

Метки: кодов

...столбцов этих таблиц соответствует значению иифрь) аа кажлая 1 з трок одной цз позиций табл. 1 лпр которьх аЧ, ВследстЭ)цц эт 1 г Оца Обозначецп сочетанием цифр а и Ч лля которого эта пози ция была рассчитана. В каждой позиции таб.п. 3 записано точное значение цифры частного С а в каждой пози/ )ццц табл. 4 - точное значение цифры Остатка К 10ПроцесС: определения цифры частного ц цифры остатка по этим таблицам состоит в следующем, По значениям цифр а . и 1 обращаемся к табл. 1)табл. 3 и 4 не происходит и ца выходе устройства сразу же получаем точное значение цифр частного и остатка. В случае же, если а ( 1, происходит одновременно обращение к табл.320 и 4 и по сочетанию цифр а и 1, аФ )- выбираются позиции, хранящие значеие цифры...

Номер патента: 1383505

Опубликовано: 23.03.1988

Авторы: Бобров, Домрачев, Подолян

МПК: H03M 7/12

Метки: двоично-десятичный, двоичного, единиц, код, кода, угловых

...эквивалентный входномукоду. При этом в регистре 16 формируется два равряда кода П.По третьему, четвертому и т.д. импульсам определяются октант, шестнадцатая и т.д. части полного угла,в которых находится значение определяемого .угла. При этом на выходахП и Е постоянного запоминающего устройства 15 формируются коды, хранящиеся по адресам, соответствующимуказанным долям полного угла в двоичном и двоично-десятичном кодах.Практически нет необходимостив количестве разрядов, определяемыхпоследовательным приближением, большим четырех, поэтому целесообразнодля управления переходом к следящемурежиму работы воспользоваться выходом третьего разряда Я счетчика 17, 25По приходу с тактового входа 12 пятого тактового импульса на выходесчетчика 17...

Номер патента: 1388995

Опубликовано: 15.04.1988

Авторы: Андреасян, Арутюнян, Габриелян, Шароян

МПК: H03M 7/12

Метки: двоично, двоичных, десятичные, обратно, преобразования, чисел

...то код адреса Р 1 (11110001), образованный значением этой цифры и значением счетчика цифр, вызывает чтение и передачу на выход элементов 4.7-4.9 памяти кода 0010(2), 0100(4), 0000(0) соответственно, который является десятичным значением (240) шестнадцатиричного числа РО.На выходе остальных элементов памяти появляются нули. Это число (00000240) через регистр 5 промежуточных преобразований поступает на первый вход сумматора 6, на второй вход которого с выхода регистра 7 поступает результат преобразования предыдущей цифры (00015) . Сумма этих чисел (000255) представляет собой преобразованное десятичное значение шестнадца-. тиричного числа РР младших двух цифр исходного числа. Эта сумма является промежуточным результатом...

Номер патента: 1396280

Опубликовано: 15.05.1988

Автор: Барсегян

МПК: H03M 7/12

Метки: двоично-десятичный, двоичного, единиц, код, кода, угловых

...счетчика 10. Сигнал переноса, возникающий на выходе сумматора 6, через некоторое число тактов заполнения сумматора 6 разрешает прохождение импульсов через элемент И 9 на суммирующий вход двоично-десятичного счетчика О. В то же время с поступлением каждого импульса генератора с выхода элемента И 2 на вход вычитания младших разрядов двоичного счетчика 3 код на выходе младших разрядов счет-чика 3 уменьшается на единицу, После прохождения импульсов младшие разряды регистра-счетчика 3 приходят в нулевое состояние и первым выходом дешифратора 5 снимается разрешение на входе и элементе. И 2. Этим завершается преобразование кода младших разрядов входного числа в унитарный код - число импульсов И,1, умножение его на константу С и...

Номер патента: 1399892

Опубликовано: 30.05.1988

Авторы: Ковшов, Пурцеладзе, Тавадзе

МПК: H03M 7/12

Метки: двоичного, индикатора, код, кода, многосегментного

...подаче на входы устройства кода 4.1 должны индицироваться сегменты д, е, 1, 1, р+7.13+714,которое означает, что сегмент ц индицируется при подаче на входы устройства кодовых комбинаций 100.0010,100.011, 100.0101 и т.д.Преобразователь может быть построен и на основе использования уравнения ложности, под которым понимается логическая функция, принимающаязначение, равное нулю при неиндицируемых состояниях сегмента,Для сегмента д может быть составлено н соответствии с табл.1 следующее уравнение ложности;р(а) = 4.1+4,4+4,9+4.10+5,3+ (2)+5,4+5 . 8+5, 9+5 . 10+6. 12+7, 6+7, 10+7 . 12,Уравнение (2) означает, что сегмент ц не индицируется при подачена входы устройства кодовых комбинаций 100,0001, 100.0100, 1001.1001 ит.д., а н остальных случаях...

Номер патента: 1413726

Опубликовано: 30.07.1988

Авторы: Алсынбаев, Забелин, Ким, Осипов

МПК: H03M 7/12

Метки: кодов

...К.Крупкина Тираж 928.Заказ 3794/57 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах обработки информации при реализации технических средств цифровых вычислительных машин и дискретной автоматики.Целью изобретения является расширение функциональных воэможностей за счет обеспечения преобразования ну" 10 левого кода.На чертеже приведена блок-схема предлагаемого преобразователя.На схеме обозначено: группа элементов ИСКЛЮЧАОч 1 ЕЕ ИЛИ 1.1-1.п (где 15 п - разрядность входного кода), ин" формационные...

Номер патента: 1418909

Опубликовано: 23.08.1988

Авторы: Боюн, Малиновский, Реуцкий, Урсу

МПК: H03M 7/12

Метки: данных, форматов

...восьмой и девятый разряды счетчика 1 порядка станут равными нулю, снимается разрешающий сигнал с выхода элемента ИЛИ 17 и соответственно с первого выхода блока 9 управления, и появляется сигнал на выходе элемента НЕ 18, который поступает на входы элементов И 22 и 23, подготавливая блок 9 управления для дальнейшей работы.Если восьмой и девятый разряды счетчика 1 порядка сразу оказались равными нулю, то добавление единиц в счетчик 1 порядка и сдвиги вправо регистра мантиссы не производятся.Диапазон изменения характеристики входного числа соответствует изменению характеристики выходного числа в пределах; 0100000 - 0111111 для отрицательных и 1000000 - 1011111 для по" ложительных порядков.Пределы 0000000 - 0011111 для отрицательных и...

Номер патента: 1425845

Опубликовано: 23.09.1988

Автор: Музыченко

МПК: H03M 7/12

Метки: двоичного, код, кода, модулю, свертки

...разрядовдвоичного представления числаЕ;,(+1 СЧ(х = 0,1, 1 од (К+1) ) и порогом А=К и иожет иметь любую известную структуру.На фиг. 1-3 обозначены такжесумматоры 9-30.Устройство работает следующим образом,При подаче на входы 5 устройствадвоичного кода блок 1 преобразуетего в два г-разрядных кода, причемЬ("; х;2 )тпос 1 К= (,Х.у 2 +. у 2 )"3у шос 1 К,д , у,у 0,11у - значение 3-го разряда с-гокода на выходах блока 1.Коды с выходов блока 1 преобразования двоичного кода в два г-разряд" ных кода поступают на входы узла 3 свертки двух г-разрядных кодов в ф. о 8(К+1) +1) -разрядный блока 2 суммирования по модулю К, который формирует н=- своих выходах(11 од, (К+1)+1)-разрядный код к, при.чем( х; 2 птойК= ( г 2 )шойК.1 и )=Код с выходов...

Номер патента: 1425846

Опубликовано: 23.09.1988

Авторы: Борисенко, Куно, Соловей

МПК: H03M 7/12

Метки: кодов

...разрядасчетчика 2,В качестве сумматора 1 можно использовать известные сумматоры любоготипа, например матричные.Блок 3 синхронизации обеспечиваетпрохождение на свой первый выход тактовых импульсов с входа 6 в отсутствие нулевого кода на выходах счет 1чика 2, а при появлении этого нулевого кода - снятие тактовых импульсовс первого выхода и формирование навтором выходе одиночного импульса.Преобразователь кодов работаетследующим образом,С входов 5 преобразователя двоичная кодовая комбинация записьваетсяв вычитающий счетчик 2 и параллельнопоступает на входы сумматора 1, гдеподсчитывается количество единиц вэтой комбинации, которое двоичным кодом поступает,на вторые информационные входы биномиального счетчика 2 ивыходы 9...

Номер патента: 1429322

Опубликовано: 07.10.1988

Автор: Музыченко

МПК: H03M 7/12

Метки: двоичного, код, кода, модулю

...выходов блока 3 они объе-диняются по ИЛИ.Разрядность сумматора 1 ш=1 ОК К++ 1, количество разрядов двоичногок 1 ода (входов 4) и произвольно.Блок 2 представляет собой многойороговьй элемент с Весами входов2 (1. 0,1, , и) и порогамиВыходов А = К, 2 К.1 К (1 к2"- 11в в в -). Он может быть выполненВ виде пороговых элементов с соответСтвующими порогами,Блок 3 представляет собой совокупность (1 - 1) элементов запрета.Конструкция его может быть оптимизи 1 ована непосредственным подключением1-го выхода блока 2 к вторым входамтех разрядов суМматора 1, для которыхв соответствующих разрядах двоичногоФйредставления чисел В2 -О КЯ 6 1,1, , и 1, такое, что В,0,2с Ч К) при ц = .1 кк 1 имеется единица, а при ц ( 1 - О.Преобразователь...

Номер патента: 1432782

Опубликовано: 23.10.1988

Авторы: Киселев, Кондратьев

МПК: H03M 7/12

Метки: дальности, двоично, двоичных, десятичные, кодов, коды, угла

...кода Фб, соответствующих ныражениям 31 Э 23334 + ОООЭ 5 при П 23 = 0; 1 = 000 припри П 24=1;лв= 1111 при П 24=0,П 23=1, П 21=0Перед поступлением кажцого Й 35 элементы 56 - 58 вырабатывают сигналыП 56 = П 57 П 58; П 57 = ЭО ч П 51, П 58 = ЭО ч П 52,(14) а сумматоры 51 и 52 и коммутатор 53 вырабатывают кодыФ 51 = 30П 51 (б+Ф 52)ЧП 51 (Ф 52- - 1 ОЯ ч 30П 52 Ф (10 +Ф 52) ч Г 52 хх 9;Ф 52 = ЭОЭ +Ф 54 ЧЭО П 52 (Ф 54 - - 3) Ч П 52 (-);Ф 53 = П 56 Ф 51 Ч П 56 Ф 52, (15) где П 51 и П 52 - сигналы переполненийсумматоров 51 и 52соотнетственно;Ф(10+Ф 52) - код Ф 51 при ЭО П 52=1; Ф 54 - код, вырабатываемый регистром 54,В процессе функционирования узлы51-58 формирователя 5 образуют двоично-десятичный ренерсивный накапливающий сумматор,...

Номер патента: 1439745

Опубликовано: 23.11.1988

Авторы: Кобринский, Цейтлин

МПК: H03M 7/12

Метки: двоично-десятичный, двоичного, кода

...требуемое для суммирования данных, записанных в региотрах слагаемого 10 и суммы 1, которое равно Т = 11 1, где И - количество разрядов в регистре слагаемого (суммы), Т период тактовой частоты, подаваемой на регистры.При поступлении тактовых сигналов на регистры слагаемого 10 и суммы 11 в последовательном двоично-десятичном сумматоре 4 осуществляется потетрадное сложение данных, которые записаны в регистрах 10 и 11С выхода последовательного двоично-десятичного сумматора 4 результат этого сложения вновь записывается в регистр 11 суммы. Задержанный импульс с выхода первого элемента 6 управляемой задержки опрашивает разряды входного регистра 3, соединенные с элементами И 2 второй группы. С выхода элементов И 2 второй группы импульсные...

Номер патента: 1439746

Опубликовано: 23.11.1988

Авторы: Алленов, Зыков, Корниенко, Никитин

МПК: H03M 7/12

Метки: информации

...и переменную части кодовой посылки. осле того, каквторой счетчик 15 отсчитывает Б импульсов, с выхода счетчика подаетсяимпульс на К-вход второго триггера 9,который опрокидывается и запрещаетпрохождение через третий элемент И 6тактовых импульсов, которые подавались на третий вход регистра 11 сдвига, одновременно снимается напряжение разрешения записи с второго входа регистра 11 сдвига. В этот момент в регистре 11 сдвига произведена запись принятой кодовой последовательности текущего времени, К выходам (и + 1)-го и (и + 2)-го разрядов регистра 11 сдвига параллельно подключены первый и второй входы второго элемента И 5 и схемы 12 сравнения, выход которой подсоединен к Б-входу третьего триггера 10.При совпадении значений, записанных в (и +...

Номер патента: 1441485

Опубликовано: 30.11.1988

Авторы: Вяльшин, Корчаловский

МПК: H03M 7/12

Метки: двоично, двоичного, десятичный, кода, преобразования

...двоичного кода в зависимости от состояния двоичных вычитаюших счетчиков 5 и 6. Состояние выходовдвоично-вычитающих счетчиков Дополнительный десятичный код Счетчик 5 Счетчик 6 0 16 0 256 272 Так, дпя вссьмиразрядного двоилного кода. требуется допопнтттельньтй код 0 и 16, а для двенадцатиразрядпого двоичного кода требуется дополнительньтй код О 16 256 и 272 Цопопнитепьные коды с вьходы шифратора 9 посту- пают на зторь.е входы мультиплексора 8 и на первые входы параллельных двоично-десятичных декадных сумматоров11 и 12,На вторые входы параллельных двоично-десятичных декадных сумматоров10 - 12 поступает код с выхода выходного регистра 14, Результат сложенияс выхода параллельных двопчно -десятичных декадных сумматоров 10 - 12поступает на...

Номер патента: 1444957

Опубликовано: 15.12.1988

Авторы: Ковчин, Харитоненков

МПК: H03M 7/12

Метки: кодов

...который устанавливает на выходах 2727 счетчика-распределителя 22 уровни сигналов логическог 6"1". Наличие логического "0" на выхо;де 27 а снимает блокировку со счетчика-распределителя 22 и, тем самым,запускает в работу формирователь 4выходного кода 01 ТК). Тогда сигналопорной частоты телеграфного каналасвязи, поступая со входа 31 на тактовый вход счетчика-распределителя22, приводит к поочередному появлению на его разрядных выходах 2727 27 а импульсных сигналов,равных по длительности периоду этойчастоты. Эти импульсы с выходов27 27 27 поступают на адресные входы 26, 26 26 з мультиплексора 24, осуществляя последова".тельное подключение его информационных входов 252525 а на выход формирователя 14. В результатемультиплексор 24...

Номер патента: 1444958

Опубликовано: 15.12.1988

Автор: Киселев

МПК: H03M 7/12

Метки: двоично-десятичный, двоичного, кода

...3540 при Э, + Ф 35 сО П 11=1 при Э; + Ф 35 ъО0 при 5+ Ф 150 40 П 12=1 при Э + Ф 150л) О при Э + Ф 160П 13 1 при Э + Ф 16 УО 45 0 при Э 4 + Ф 740П 14 1 при 5 + ф 170 (8) а на выходах коммутаторов 15 - 18 вырабатываются коды Ф 15, Ф 16, Ф 17, и Ф 18 соответственно и согласно вы, ,Ражениям Ф 15 = П 10 Ф 35 Ч П 10 Ф 11 Ф 16 = П 12 Ф 15 Ч П 12 Ф 12 Ф 17 = П 13 Ф 16 Ч П 13 Ф 13Ф 18 = П 14 Ф 17 Ч П 14 Ф 14 (91 55, где Ф 9 - код, содержащийся в регист ре старшей части произведения блока умножения 9; ФЗ - код, содержащийся в памятирегистра 3;8 6ния 8 в регистр 24 заносится кодЦ лФ 24==Н , определяющии положениезапятой в двоично-десятичном кодесогласно (3), а в регистр старшейчасти произведения блока 9 заноситсякод Ф 9 =Ф 90, т,е, код...

Номер патента: 1444959

Опубликовано: 15.12.1988

Авторы: Брюхович, Шкитин

МПК: H03M 7/12

Метки: большим, код, кода, основанием, позиционного

...полученный на выходах 5 ячейки, поступает на входы 15 второй ячейки второй строки и т,д. В результате параллельного перевода каждой из и частей на выходах 8 каждой матрицы получаем и частей исходного числа А в счислении о. Результаты перевода, полученные на выходах 8 каждой матрицы, кроме первой, поступают параллельно на входы 15 соответствующих блоков умножения 2, на вторые входы которых подаются соответственно константы Р з в счислении о. Результат с выходов 8 первой матрицы и произведения, полученные на выходах каждого иэ блоков умножения 2, поступают соответственно на и группу входов многовходового сумматора 3. В результате суммирования на выходах 9 получается код преобразованного числа А в системе счисления с основанием ц....

Номер патента: 1448412

Опубликовано: 30.12.1988

Авторы: Грачева, Никонович, Пинчук

МПК: H03M 7/12

Метки: двоично-десятичный, двоичного, кода

...разрядал цу Р,2 12 22 ф 2 9, 2 В (2 +2 б ) + +С 2 В 2 В (2+2 б+2 )+Д 2 23; выход седьмого разряда2 2.2 "21 ф +2 2 В (2+2 б (2+ +24+21) +С .29 2 В 2 (2 ь +2 Б, 24, 2 з, 2) +и на входы шифраторов 9 и 10. В шифраторе 9 с учетом сигналов признакатетрады, поступающих на его управляющие входы от блока 4, формируетсядвоичный код числа тетрады. Этот кодпоступает на вторые входы сумматора3, где вычитается иэ числа, поступающего на его первые входы от регистра 1.При поступлении импульса тактовойчастоты с входа 13 на тактовый входрегист 1 результат вычитания изсумматора 3 заносится в регистр 1 длядальнейшего преобразования. Операциявычитания повторяется с приходом каждого импульса тактовой частоты и осуществляется до тех пор, пока числов...

Номер патента: 1450112

Опубликовано: 07.01.1989

Авторы: Замчевский, Марцев, Соляниченко, Стахов, Тарасова

МПК: H03M 7/12

Метки: кодов

...переднего Фронта следующего тактирующего импульса происходит сдвиг на два разряда содержимого регистров 25 и 27, счетчик 5 адреса изменяет свое состояние на единицу. Далее процесс преобразованияповторяется, так и на первом тактепреобразования.3 1450112Для преобразования и-раэрядной входной кодовой посылки необходимо п 2 тактов преобразования, так как преобразование входной и-разрядной кодовой посылки с ИОО осуществляется по два разряда на каждом такте преобразования.При записи входной и-разрядной кодовой посылки с ИОО преобразователь 1 (фиг,2) независимо от эначе" ния первого разряда, который являет" ся младшим разрядом а, входной и- разрядной кодовой посылки с ИОО, на первый информационный вход сдвигового регистра 25 поступает...

Номер патента: 1451867

Опубликовано: 15.01.1989

Авторы: Карелин, Решетняк

МПК: G11C 19/34, H03M 7/12

Метки: буферный, регистр

...формируется дополнительный (прямой) код исходного прямого (дополнительного) кода положительного числа,Если исходный код представляет собой отрицательное число, то на управляющий вход 15 каждого блока преобразования поступает с выхода 9 блока задания режима уровень "01, а на управляющий вход 14 с выхода 8 - уровень "1". При этом по третьему и четвертому входам подготавливаются первый и второй конъюнкторы, а по восьмому входу блокируется третийконъюнктор элемента И-ИЛИ 30. Пусть в исходном коде младшая единица находится в 3-м разряде, Тогда единичный уро 18674 5 10 15 20 25 30 35 40 45 50 55 вень с входа 19 ь появляется на выходах 20;+1-20 всех элементов И 29блоков 2;-2 , а на выходах всех элементов НЕ 28 в блоках 2 -2 появляется нулевой...

Номер патента: 1455392

Опубликовано: 30.01.1989

Автор: Вражнов

МПК: H03M 7/12

Метки: кодов

...всего кода числа.Сигнал преобразования с управляющего входа 6,1 преобразователя пос 5тупает непосредственно на счетныйвход триггера 2 первого разряда 1.1,инвертируя его, и далее через элементы ИЛИ 5 на счетные входы триггеров 1 О2 всех последующих 1.2 - 1.п разрядов, обеспечивая инвертирование хранимого триггерами кода. Отсутствиесостязаний при этом гарантируетсятем, что на первых входах элементов. ИЛИ 5 всех 1. 1 - 1.п счетных разрядов сигналы отсутствуют независимоот того, на каком этапе переключениянаходится триггер 2,Преобразование кода хранимого чисОла в дополнительный заключается винвертировании части кода,. Расположенной старше самой младшей единицы.Сигнал преобразования поступаетс управляющего входа 6,2 преобразователя...

Номер патента: 1462489

Опубликовано: 28.02.1989

Авторы: Дрозд, Заболотный, Иванов, Лацин, Полин

МПК: H03M 7/12

Метки: двоично-десятичных, двоичные, преобразования, чисел

...а остатки по модулю пять с выходов первого 4второго 5 узлов свертки по модулю пять поступают на входы второго узла 8 сравнения.Поскольку число в двоично-десятичном коде Ади в двоичном коде Вимеет одинаковую делимость на три и пять, то при правильной работе устройства сравниваемые остатки совпадут, первая 7 и вторая 8 схемы сравнения выработают на выходах нулевые значения, Эти значения объединяются по ИЛИ на элементе 9, который формирует на выходе устройства 12 сигнал о его правильной работе.При несовпадении сравниваемых остатков, что возможно при неисправном устройстве, один или оба узла сравнения 7 и 8 устанавливают свой выход, а следовательно, н контрольный выход устройства 12 в единичное значение. Это значение свидетельствует о...