H03M 7/12 — в системе счисления с двумя основаниями, например двоично-десятичный код

Номер патента: 1466012

Опубликовано: 15.03.1989

Авторы: Боюн, Мамедов

МПК: H03M 7/12

Метки: данных, форматов

...свидетельствуют соответственно о положительном и отрицательном порядках, то но всех случаях, кроме случая, когда порядок в выходном формате равняется "0", знаковый разряд счет - чика 2 порядка иннертирует свое значение на противоположное. Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7 управляет вторым разрядом выходного смещенного порядка в зависимости от состояний знакового разряда и дополнительного старшего разряда счетчика 2 порядка.После того, как выходной код будет принят приемником информации, из него должен поступить сигнал "Окончание приема" по входу 11, который сбрасывает блок 4 управления в нулевое состояние, снимает сигнал занятости по выходу 9, после чего устройство готово к приему нового числа. 1466 формате определяется как инверсия 31...

Номер патента: 1476615

Опубликовано: 30.04.1989

Авторы: Боюн, Малиновский, Реуцкий, Урсу

МПК: H03M 7/12

Метки: данных, форматов

...на выходыхарактеристики преобразователя, Перный разряд с выхода сумматора 5 характеристики через элемент ИЛИ 8 поступает на первый выход характеристики, а через элемент НЕ 7 и элементИЛИ 9 - на второй выход характеристики преобразователя, Выход переполнения сумматора 5 характеристики черезэлемент ИЛИ 8 или элемент ИЛИ 9 подается соответственно на первый иливторой выходы характеристики преобразователя, 40Если мантисса положительна, то нулевое значение знака числа, поступающее на первые входы элементов И 11(фиг,3), устанавливает нулевое значение сигнала на вторые (управляющие) 45входы элементов ИСКЛОЧАЮЩЕЕ ИЛИ 12,вследствие чего мантисса, поступаюПример 1Знак Характеристикачисла0 10011111Исходный код 5 6щая с выхода блока 4 сдвига...

Номер патента: 1476616

Опубликовано: 30.04.1989

Авторы: Жукевич, Касмынина, Пихай, Свеженец

МПК: H03M 7/12

Метки: величин, двоично-десятичный, двоичного, код, кода, угловых

...поступаютва сигнала: сигнал константы деады, сигнал первой разности преобазуемого угла и константы декады.На выходе сумматора 2 снова форируется сигнал разности этих двухисел и описание их соотношенияБольше" или "Меньше", Если констана больше величины угла, то сигнал11Меньше разрешит прохождение сигнаов на выход второго элемента ИЛИ 5игнал с выхода элемента ИЛИ 5 потупит на вход счетчика 8 цикловчетчик 8 циклов устанавливает навоем управляющем выходе признак слеующего цикла. Этот признак, поступаяа управляющий вход памяти констант,беспечит выбор следующей константы.Таким образом, на входы сумматора 2 во втором цикле будут поданыкоды следующих величин: код разности, полученной в первом цикле преобразования, код декады, соответс", -вующей...

Номер патента: 1481897

Опубликовано: 23.05.1989

Авторы: Боюн, Малиновский, Реуцкий, Урсу

МПК: H03M 7/12

Метки: двоично-десятичные, двоичных, чисел

...суммируется скодом 0000, если имеетя межтетрадный перенос из данной тетрады сумматора 9, и с двоичным кодом 1010, если указанный перенос отсутствует,В зависимости от зйачения старше-.го разряда входного числа, поступившего на первые входы блоков ПЗУ 1-4,выбирается область памяти, соответствующая положительному или отрицательному входному числу. Содержимое дляячеек памяти как для положительных,так и для отрицательных двоичных чисел представляет собой положительныедесятичные эквиваленты, так как десятичные числа должны быть представлены в прямом коде.Знак входного числа может передаваться на выход преобразователя в виде четвертого разряда тетрады знака,первый и третий разряды тетрады знака и второй разряд тетрады знака соединены...

Номер патента: 1501276

Опубликовано: 15.08.1989

Автор: Бурашов

МПК: H03M 7/12

Метки: двоично-десятичный, двоичного, кода

...счетчиками 14переполнений.Следующий цикл преобразованияаналогичен описанному и отличаетсятем, что выходными разрядами 5-7счетчика 5 задаются области адресовячеек ПЗУ 7, в которых хранятсядвоично-десятичные эквиваленты десятков, сотен, тысяч, десятков тысячсоответствующих разрядов входногодвоичного числа, а также добавлением к сумме числа единиц переноса,появившихся в результате суммирования в предыдущем цикле.В этом случае счетчик 14 работает следующим образом.Сигналом готовности с выхода формирователя 15 триггер 12 устанавливается в единичное состояние и разрешает прохождение тактовых импульсов с входа 2 через элемент И-НЕ 13на вычитающий вход счетчика 14, импульс с выхода обнуления счетчика 14устанавливает триггер 12 в...

Номер патента: 1501277

Опубликовано: 15.08.1989

Авторы: Джирквелишвили, Евдокимов, Плющ, Притака

МПК: H03M 7/12

Метки: двоично-десятичный, двоичного, кода

...код 010011. Приэтом на информационных выходах шиф"ратора 5 образуется код 100. Общийкод тетрады весом 1 Оз соответствует 1001. На выходе 7 переноса шифратора 5 формируется код 001. Следовательнокод знаковой тетрады весом 1 О соответствует 0001,В результате преобразования надекадах выходов 6 преобраэователяполучают двоично-десятичный дополнительный код 0001 1001 0001 0011,соответствующий двоичному коду1. 1110101001.Формула изобретенияПреобразователь двоичного кода в двоично-десятичный, содержащий группу суммирующих тетрад, каждая из которых состоит из одноразрядных сумматоров, а также группу шифраторов, разрядные выходы которых являются соответственно выходами трех старших разрядов тетрад преобразователя, выход младшего разряда которого...

Номер патента: 1501278

Опубликовано: 15.08.1989

Авторы: Жалковский, Шостак, Шпаков

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода, реверсивный

...2, - 2, осуществляется потенциалом с входа 7 устройства,Коммутаторы 3- 3 предназначеныдля передачи на входы множителя сумматоров 1, - 1значений либо двоично-десятичных (с входа 5 устройства),либо двоичных констант (с входа 6устройства), Управление работой коммутаторов 3, - 3, осуществляется потенциалом с входа 7 преобразователя,1501278 ца передачу двацчцо-десятичцых констант 64 с входа 5 устройства. На каждый из входов 4, - 4 подается по 5шесть двоичных разрядов преобразуемого числа (на вход 4, - самые старшиешесть разрядов на вход 4 - сосед 1 2ние, младшие, шесть разрядов и т.д.).После срабатывания масштабирующихсумматоров 1, - 1на выходе 8 образуется двоичцо-десятичный код преобразованного числа,Формула изобретения5 Допустим, ч го...

Номер патента: 1501279

Опубликовано: 15.08.1989

Авторы: Квитка, Кишко, Лужецкий, Тютюников

МПК: H03M 7/12

Метки: кодов

...разря-. ды кода исходного числа представлены в соответствии с выражением (2) в сжатом виде.Код с основанием Б исходного числа (10011101) записывается в регистр 1. С приходом по первому входу 8 управления управляющего сигнала четные разряды исходного кода (111) из регистра 1 через коммутатор Э записываются в накапливающий сумматор 4, одновременно с этим нечетные разряды исходного кода (1010) из регист 1 ра 1 записываются в регистр множимого умножителя 2, а приближенный двоичный эквивалент числа Я(1.01101) в регистр множителя умножителя 2, В результате умножения на выходе умно- жителя 2 появляется двоичный код (1110.0001), дробная часть которого (.0001) поступает на выход 7 преобразователя кодов, а код целой части (1110,) - на вход...

Номер патента: 1520666

Опубликовано: 07.11.1989

Авторы: Попцов, Таныгин

МПК: H03M 7/12

Метки: двоично, двоичный, двухдекадного, десятичного, кода

...указанных двоичныхкодов соответствует суммированиюдесятичных чисел А, В и С, таких,что А=а,+2 Я+4 О+ЗЬ+16 Ь;В=2 Ь,+4 Ь,+8 Ь,+16 Ь,+32 Ь,+64 Ь (3) 45 С=2 а 4 После несложных преобразований,с учетом выражений (1)-(3), получаютсредственно на выход 9 преобразователя. Далее, поскольку код 00000 а 0 вовсех разрядах, кроме второго, со-.держит нули, то его суммирование суказанными кодами можно выполнить,подав сигнал а на вход переноса сумматора 16. Величины 1 и Яполучаются при помощи сумматора 17. На выходесумматора 16 сигнал переноса не возникает при любых входных двоично-десятичных кодах. Поэтому для полученияв соответствии с выражениями (2) сигналов Я ивозможно использоватьсвободные третий и четвертый разрядымикросхемы четырехразрядного...

Номер патента: 1522411

Опубликовано: 15.11.1989

Автор: Веселко

МПК: H03M 7/12

Метки: двоично-десятичный, двоичного, кода

...кода, Таким об 35 разом происходит первый цикл преобразования двоичного кода в двоичнодесятичный, С приходом следующего импульса, соответствующего появлению кода на выходах регистра 2 двоичного кода, весь цикл повторяется, Параметры генератора 1 выбираются таким образом, чтобы весь цикл преобразования двоичного кода в двоичнодесятичный происходил за меньшеевремя, чем период следования импульсов установки кода, т,е. с каждым новым импульсом установки кода на выходе регистра 2 двоичного кода подается команда на новое преобразование,Формула из о бр ет ения Преобразователь двоичного кода вдвоично-десятичный, содержащий регистр двоичного кода, генератор тактовых импульсов, двоичный и двоичнодесятичный счетчики, два элемента НЕ,первый...

Номер патента: 1525918

Опубликовано: 30.11.1989

Автор: Тютюников

МПК: H03M 7/12

Метки: выделения, дробной, нецелым, основанием, целой, частей, числа

...шений.Любое действительное число 0 можно представить в виде суммы где и+1+ определяет разность кода;а; - двоичная цифра (О или 1)в 1-м разряде кода;М - вес д-го разряда кода.В случае, если основание системы счисления не является целым числом о/ Е, возникает необходимость выделения целой и дробной части числа, представленного в этой системе счисления. Новой операцией над кодами системы счисления с нецелым основанием является операция выделения целой Е (Р) и дробной части Г (Р) числа О. При этомй (П) =Ь, о: - К В исходном состоянии код, подлежащий преобразованию, поступает на вход 4 преобразователя 1 и второй вход сумматора-вычислителя 3. Преобразователь 1 осуществляет преобразование исходного кода с нецелым основанием в код с целым...

Номер патента: 1529457

Опубликовано: 15.12.1989

Авторы: Ежиков, Майков, Шамсутдинов

МПК: H03M 7/12

Метки: двоично-десятично, двоичного, код, кода, шестидесятиричный

...поступа.ют на синхровходы тетрад (триад, диад) 8-14 регистра. По импульсу округления, совпадающему с первым тактовым импульсом, подаваемому на вторыевходы элементов ИЛИ 15-21, осуществляется запись в регистр сдвинуто/го в сторону младших разрядов числа д(0,1,1)= 2 " при наличии нуляна информационном входе. При наличиина информационном входе единицы происходит сдвиг числа с в сторонумладших разрядов суммирование со 180и запись в регистр.Сдвиг числа д(0,1,) осуществляется схемно, путем соединения:1) выходов тетрад 10- 12 единицминут, единиц градусов, единиц секунд и триады 14 десятков секунд свесами "2" с первыми входами элементовИЛИ 15-18 соответственно, выходы которых соединены с входами сумматоров 3, 5, 7, 6 с весом "1",2) выхода...

Номер патента: 1529458

Опубликовано: 15.12.1989

Авторы: Квитка, Лужецкий, Стахов, Тютюников

МПК: H03M 7/12

Метки: кодов

...12 по четным разрядам 50В исходном состоянии на первый15 и второй 16 входы режима поданы11 1 1 11управляющие потенциалы 1 и 0 с оответственно , Блок 2 умножения в р аботе не учас тв уетДвоичный код исходного числа заносится в регистр 1 ,С приходом управляющего сигнала навход 8 выдачи информации двоичныйкод исходного числа с выхода р е ги с т 8 орачерез группы элементов ИЛИ 3 поступает на вход 13 расширителя 5, гдепроисходит его пространственное расширение (пример: 1 010001). С выходарасширителя 5 данный код записывается в выходной регистр 6, а затем поступает на вход 19 преобразователяпри наличии управляющего сигнала навходе 17,Преобразование двоичного кода вкод с основанием 2 по нечетнымразрядам,В исходном состоянии на первый 15и...

Номер патента: 1531226

Опубликовано: 23.12.1989

Автор: Простов

МПК: H03M 7/12

Метки: кодов, преобразования

...с о с т о я ни е и сч е тчи к 3выходного к одл и а работу в выходномкоде , а счетчик 4 и бл о к 5 с р а в н е ни я -н а работу н о вх одн ом к сд е . Блок 5с р а вн ени я , н л первый н вф ормаци он ныйвход которого и о с т у н а е т входная кодовая к омбин л ци я , л и л вр ой и нф орма цио н ный вход - к од о в а я комбинация сч е тчика 4 ( в н л ч ллнмомент - н ул е в ая ) ,35вырабатывает сигнал . 1 льше", которыйпоступает на первый вход элементаИЛИ 7 с выхода которого он поступаетна информационный вход В-триггера 8.С приходом переднего фронта импульса с генератора 6 на выходе Р-триггера устанавливается сигнал, поступающий на первый вход элемента И 9 и разрешающий прохождение импульсов с генератора 6 через элгчент И 9 на счетные...

Номер патента: 1536510

Опубликовано: 15.01.1990

Авторы: Капустников, Павлов

МПК: H03M 7/12

Метки: времени, двоично-десятичного, двоичный, код, кода

...кода часов в двоичный код, сумматор 4 и вычитатель 5.Преобразователи 1-3 образуют груп 20 пу разрядных преобразователей б, Преобразователи 1-3 представляют собой комбинационные схемы.Работа преобразователя определяется алгоритмом преобразования двоично-десятичногокода в двоичный;Кь Кй 60 + Кмя 60 + ровании и заема при вычитании, сумматор 4 содержит 12 разрядов, а вычитатель 5-15 разрядов.Время преобразования в такой схеме в основном определяется временемраспространения переноса в сумматореи при использовании сумматора с ускоренным переносом составляет менее1 мкс.При поступлении входного кода преобразователя 1-3 вырабатывают насвоих выходах двоичные коды секунд,минут и часов соответственно, Выходные коды преобразователей 1-3...

Номер патента: 1543550

Опубликовано: 15.02.1990

Авторы: Евстигнеев, Кошарновский

МПК: H03M 7/12

Метки: форматов, чисел

...преобразователя. Одновременно величина Ч с выхода вычитателя 2 по модулю поступает науправляющий вход коммутатора-сдвигателя б,ыполняющего операцию сдвига мантиссы числа на Ч 8-ичных разрядов вправо, т,е. вычисляется А = А Я.В таблице для 8, = 16 и различных значений 8 представлены выражения для вычисления величин Чи А, полученных из выражений (1).Из таблицы следует, что при Я2 и 8 = 2 или 2 , т е. приВ 46ш = 2 . блок 4 деления может быть выполнен как сдвиговый регистр, сдвигающий значение Ч + Ч на К двоичных разрядов вправо.Для Я = 2 из (1),.после подста 2.новки Оч = 4 и О= МЧполучим Т, Е (шосТМ), Ч = (М - Т.) (аосМ), и алгоритм (1) принимает вид4 Ч+ Ч--- А А, 2гОтсюда следует, что блок 4 деления 1 и в этом случае может быть выполнен...

Номер патента: 1554143

Опубликовано: 30.03.1990

Авторы: Горбатый, Дрозд, Дубчак, Николенко, Шемпер

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода

...1-2, Пятое управляющее сло- результата умножения в регистры 1 иво, длительностью в двенадцать тактов, разрешает сдвиг регистров 1-2 Четвертое и пятое управляющие слои обеспечивает сложение содержимого ва обнуляют в регистре 3 очереднуюрегистра с сигналом переноса, вы тетраду двоично-десятичного числа,работанным под действием предыдущего а восьмое управляющее слово проверяуправляюЩего слова и запомненным ет наличие в регистре 3 последующихтриггером 13. Результат сложения за- тетрад отличных от нуля. При нулеписывается в регистры 1 и 2 (см. блок вом содержимом регистра 3 элемент И-НЕсхемы 6 алгоритма), Шестое и седь И-НЕ.15 не вырабатываег нулевого сиг=мое управляющие слова осуществляют нала, обеспечивающего переход устройциклический...

Номер патента: 1557680

Опубликовано: 15.04.1990

Авторы: Дрозд, Зильман, Огинский, Полин

МПК: H03M 7/12

Метки: двоично-десятичных, двоичные, преобразования, чисел

...13, выходы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 1, а соответственно все входыи выходы сумматоров 14-17, Это приводит к маскированию одиночной ошибки,проявившейся на прямом значении кодаА, На первых входах элементовИСКЛЮЧАЮЩЕЕ ИЛИ 18 образуется инверсное значение кода В, которое инвертируется этими элементами и поступает на выходы 25 устройства,Инверсные коды А. и, и В 1 поступают также на блоки свертки 2, 4 и 6 соответственно, которые в совокупности с блоками 3, 5, 7, 8 и 9 осуществляют контроль инверсного значения кода В аналогично тому, как это выполняется для прямого значения, При этом с первого триггера 19 снимается сигчал контроля, определяющий факт. исправления ошибки. выполняется счет на прямом значениичисла А, На сумматорах 14-17...

Номер патента: 1569993

Опубликовано: 07.06.1990

Авторы: Тукаль, Шостак

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода

...синхроимпульса с разрешения потенциала на входе 7 преобразователя записывается в регистр 4.5Одновременно с записью информации в регистр 4 по этому же синхроимпульсу происходит сдвиг информации в регистре 1 на один разряд в сторону его младших разрядов. На этом первый такт преобразования заканчивается,Во втором такте работы преобразователя одновременно с чтением следующих двоичных эквивалентов из блоков 2 памяти происходит преобразование Е-рядного кода в однорядный вторым блоком 5 суммирования. Результат этого преобразования подается на второй вход первого блока 3 суммирования, По окон чании переходного процесса в блоке 3 и по приходу третьего синхроимпульса с разрешения потенциала на входе 7 преобразователя результат преобразования...

Номер патента: 1569994

Опубликовано: 07.06.1990

Авторы: Потопальский, Сопрунов

МПК: H03M 7/12

Метки: кодов, масштабный

...11 частоты, Так какна синхронизирующем входе Р-триггера19 присутствует сигнал логической "1"с инверсного выхода 0-триггера 17,то вне зависимости от сигнала на его0-входе на его выходах (прямом и инверсном) сохраняются сигналы, произвольно установленные в момент подачипитания на преобразователь кодов.Сигналы с выходов Р-триггера 19 выполняют функцию аналогичную 0-триггеру 16(управление формированием счетных импульсов делителей 5,6 и 11), а такжеуправляют КБ-триггером 32. Сигналамис прямого и инверсного выходов КБтриггера 32 производится управлениеэлементами И 24 и 25, выполняющимироль коммутатора выходных импульсовСИ 2, СИЗ (фиг. 5) второго и третьегоделителей б и 11 частоты. При этомвторой вход элемента И 24 соединен свыходом второго...

Номер патента: 1584107

Опубликовано: 07.08.1990

Авторы: Алсынбаев, Забелин, Ким, Осипов

МПК: H03M 7/12

Метки: кодов

...является распшрение функциональных возможностей засчет обеспечения преобразования разреженного унитарного кода в код с че, редованием единичных значений.На,чертеже представлена функциональная схема преобразователя кодов,Преобразователь кодов выполнен ввиде одномерной итеративной, сети,состоящей из группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 1, группы элементов И 2, информационых входов 3 преобразователя, 20управляющего вхоца 4 преобразователя,разрядных выходов 5 преобразователя,выходов 6 кода с чередованием значений преобразователя. 25Преобразователь работает следующим образом.Если на управляющий вход 4 подать константу "О", то сигнал 0" на выходе первого элемента ИСКЛЮЧА 10 ЩЕЕ ИЛИ 1 сохраняется до тех пор, пока на входы 3 преобразователя...

Номер патента: 1589399

Опубликовано: 30.08.1990

Автор: Вражнов

МПК: H03M 7/12

Метки: кодов

...в инвертировании всех разрядов числа. Сигналпреобразования с управляющего входа5.1 преобразователя поступает насчетный вход триггера 2 первого разряда 1.1, инвертируя его, и далеечерез элементы 4 ИЛИ - на счетные входы триггеров 2 всех последующих разрядов, вызывая их инвертирование.Преобразование кода хранимого числа в дополнительный заключается в инвертировании части кода, расположенной старше самой младшей единицы. Сигнал преобразования поступает с управляющего входа 5.2 преобразователя навторые входы элементов И 3 всех разрядов 1. В самом первом разряде послегруппы нулевых разрядов (если такиеесть), хранящем единичное значение(пусть это будет 1-й разряд), сигнал55 с выхода элемента И 3 этого разряда поступает на соответствующие...

Номер патента: 1594704

Опубликовано: 23.09.1990

Авторы: Ильин, Лукоянов, Музыченко

МПК: H03M 7/12

Метки: двоичный, дифференциально-разностного, кода

...десятого элемента И, первыми входами четвертогоэлемента ИЛИ-НЕ, тридцать шестогоэлемента И, четвертого элемента И-НЕ,второй вход которого соединен с выходом одиннадцатого элемента И, вторымвходом тридцать первого элемента Ии первыми входами двадцать пятого итридцать пятого элементов И, второйи третий входы которого соответствен-.нс соединены с выходами второго эле-.мента И-НЕ и восьмого элемента ИЛИ,вьход пятого элемента ИЛИ соединенс вторым входом двадцать восьмогоэлемента И и первым входом двадцатьтретьего элемента И, второй вход которого соединен с выходом шестогоэлемента И, выход шестого элемента ИЛИ соединен с первым входом двадцать четвертого элемента И, второйвход которого соединен с выходомседьмого элемента И, с вторыми входами...

Номер патента: 1603528

Опубликовано: 30.10.1990

Авторы: Гайда, Квитка, Кожемяко, Стратиенко

МПК: H03M 7/12

Метки: кодов, координат

...поступление импульсов генератора 12 на вход делителя частоты, На выходах5 28 и 29 присутствуют единичный и нулевой сигналы, свидетельствующие о том, что Х является базовой координатой сйормированного геометрического кода. 10 На этом процесс прямого преобразования закаччивается.Обратное преобразование (преобразование геометрического кода .12 в двоичные коды прямоугольной системы координат) состоит в следующем.1В исходном состоянии информация о четных и нечетных разрядах кдда 42 Присутствует в сжатом виде на входах, Первого 1 и второго 2 счетчиков, ка 20 торая после установки триггеров 8 ч 9, делителя 13 частоты, выходного регистра 15, счетчиков 1 - 3 в исходное состояние сигналом поступив"- шим на вход 23 и задержанным, элементом 19...

Номер патента: 1619402

Опубликовано: 07.01.1991

Авторы: Ежиков, Майков, Шамсутдинов

МПК: H03M 7/12

Метки: кодов

...с входами двоично-десятичных сумматоров Ои 12 с весом "4", При этом элементыИ 22 и 24 закрыты, так как на их вторые входы подается логический 11011 и25независимо от сигналов на первыхвходах элементов И 22 и 24 на их вы,ходах имеет место логический 11011,а выходы соединены с входами двоично,десятичных элементов 10 и 12 с весом30,"2", Элементы И 22 и 24 закрыты, таккак на их вторые входы подается логический "0" с входами сумматоров 10и 12 с весом "2". При наличии единицы на младших разрядах тетрад 16 и 1835 к содержимому тетрад 17 и 19 прибавляется число 5, т.е. осуществляетсяпреобразование в двоично-десятичныйкод,Число тактов преобразования опре 40 деляется максимальной разрядностьюпреобразуемых чисел. В результатевыполненных операций...

Номер патента: 1621182

Опубликовано: 15.01.1991

Авторы: Каграманов, Каграманян, Мовсесян, Степанян

МПК: H03M 7/12, H03M 7/28

Метки: двоично, двоичного, десятичный, кода, реверсивный

...10(76) -з.ком, 4-"Р 1.Ч 11 тактПо Р 1(0076) воЗ 16=С (к вых,17) Р 1- ком,7 - бл.10Бл, 10(0076/16)=вых. бл, 10 (0004)ком.4-Р 1Ч 111 тактПо Р 1(0004).вод 16=4 (к вых.16)В итоге; 129011194 о =4 СЕ 5888 Ац.,первое зннчение промежуточного произведения, после чего выходы 0,1,2,3,4регистра РЗ через шифратор 14 на выходы 16 выдают первую цифру шестнадцатиричной дроби, а выходы 5,6 п5разрядов РЗ подводятся к входам блока9 умножения как компонента промежуточного произведения для выполнения второго такта преобразования, описанного 10выше при получении первой дробнойшестнадцатиричной цифры,В начале преобразования дробныхдвоичных чисел сбрасываются регистры1,2 и 3. Управляющие входы возбуждаются уровнями 19=0 20=0, 21=0, 22=1,23-"1 и 24=1. После...

Номер патента: 1624698

Опубликовано: 30.01.1991

Авторы: Жалковский, Шостак, Шпаков

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода

...разрядов с выхода преобразователя 1 п+.Он может быть реализован самыми различными методами и средствами, например, в виде дерева двухвходовых многоразрядных универсальных сумматоров с распространением переноса. Управляющий сигнал с входа 8 настраивает блок суммирования на обработку информации в двоичном или двоично-десятичном коде,Следует особо отметить, что блоки 21 - 2 п умножения и блок 4 суммирования, функционирующие в двоичной и десятичной системах счисления, могут быть составной частью центрального процессора ЭВМ и поэтому не требуют дополнительной аппаратуры для своей реализации в преобразователе.В основу работы предлагаемого преобразователя положен следующий принцип. При преобразовании, например, двоично-десятичного кода в...

Номер патента: 1631730

Опубликовано: 28.02.1991

Автор: Эйнгорин

МПК: H03M 7/12

Метки: дешифратор, многомерный

.... Выход кажлдого элемента ИЛИ 4 является Х"-йвыходной шиной преобразователя 9,и входов каждого элемента ИЛИ 4 соединены с выходами тех элементов И 2,которые расположены на пересеченияхшин, имеющих номера Е во второй групппе и еамера х г +г(г,к,2 мг: .шеЬв первой группе входных шин (1 ; теЪкущий индекс шин в группе, г(1,К,Е)=1, , п- величина сдвига но631730 5 10 15 20 25 30 35 40 45 5 С 5меров Х", адресных вин оцногипныхгрупп вин между соседними (2- 1)-й и2-й матрицами устройства 7,Каждая Х", - я ацресная шина перзойматрицы устройства 7 своим вхоцомподключается к соответствующей ейвыходной Х-й шине соответствующегопреобразователя 9, В том случае, ког -да в матрице устройства 7 одна К -ягруппа адресных шин совпадает по конфигурации с...

Номер патента: 1646057

Опубликовано: 30.04.1991

Автор: Редчин

МПК: H03M 7/12

Метки: двоично-десятичного, двоичный, кода, редчина

...при аппаратном расширении диапазона преобразователя. В таблице(Фиг, 4) и на схеме (Фиг, 2) данысоединения именно в этом порядке.ля конкретной разрядности преобразователя отдельные сумматоры могутсодержать избыточные элементы, которые при построении таких преобразователей могут быть удалены, не выходяза рамки изобретения, Так, в преобразователе до 100000, показанном наФиг 2, старшие разряды сумматороввсех ярусов, кроме сумматора 1-гояруса, могут быть исключены, В этомслучае выход переноса старшего разряда сумматора К-го яруса должен бытьсоединен с первым входом следующего старшего разряда сумматора (К)-гояруса.Предлагаемый преобразователь работает следующим образом.На входы 1 параллельным кодом подаются тетрады входного...

Номер патента: 1647907

Опубликовано: 07.05.1991

Авторы: Ильин, Лукоянов, Музыченко

МПК: H03M 7/12

Метки: дифференциально-разностный, код, кода, параллельного, унитарного

...преобразователях с непосредственным считыванием в качестве кодирующего логического устройства. При этом 1-й вход преобразователя соединяется , с выходом 1-го аналогового компаратора напряжений, первый вход которого соединен с информационным входом аналого-цифрового преобразователя. а выход - с 1-м выходом цепочки последовательно соединенных прецизионных резисторов, формирующих напряжение смещения. Ф о рмул а изобретен и я Преобразователь параллельного унитарного кода в дифференциально-разностный код, о тл ич а ю щи йс я тем,что он содержит с первого по двадцать третий элементы запрета и с первого по седьмой элементы ИЛИ, выходы которых являются выходами преобразователя, с первого по четвертый входы которого соединены соответственно с...