Преобразователь позиционного кода в код с большим основанием

14449Изобретение относится к вычислительной технике и автоматике и может быть использовано в устройствах обработки информации, функционирующих в различных системах счисления, для перевода позиционного кода из систе" мы счисления с любым основанием в коды чисел с любым большим основанием. 10Цель изобретения - повышение скорости преобразования.На фиг,1 представлена блок-схема преобразователя кодов на фиг.2 - схема ячейки преобразования. 15Преобразователь кодов (фиг.1) состоит из однотипных ячеек 1, содержит (и) блок умножения 2, многовходо" вый сумматор 3. Однотипные ячейки 1 в совокупности образуют и треугольных 20 матриц 4, с выходами старших разря- дов 5 и выходами младших разрядов 6. Информационные входы 7 преобразователя поступают на входы последних столбцов треугольных матриц 4. Выхо ды треугольных матриц 8 поступают на входы блоков умножения 2 и входы многовходового сумматора 3, выходы которого являются выходом 9 преобразователя, 30Вход 10 основания входного кода преобразователя и вход 11 выбора основания выходного кода поступают на все ячейки треугольных матриц. Весо" вые входы 12 преобразователя поступают на входы блоков умножения 2.Каждая ячейка 1 содержит (фиг.2) умножитель 13 и сумматор 14. Множимое поступает на вход 15, а слагаемое на вход 16, множитель (основание входного кода) поступает на вход 17, На вход 18 поступает основание выход" ного кода, что обеспечивает выбор системы счисления, блоков 13 и 14.В основу работы преобразователя кодов, при переводе числа А из системы счисления с меньшим основанием Р в счисление с большим основанием с 1, положен алгоритм распараллеливания исходного числа А (р) на и параллельных ветвей. При этом, каждая.из ветвей обрабатывается независимо друг от друга по алгоритму последовательного умножения старшей цифры части числа А (р) на основании исходной системы счисления р с последующим прибавлением к полученному произведению следующей по порядку цифры части числа А (р). Операции проиэвоФ 59 2дятся в о-ичной системе счисления ипроцесс умножения и сложения повторяется до тех пор, пока не будет добавлена младшая цифра части числа А (р)Преобразователь кодов работает следующим образом.На информационные входы 7 преобразователя подается преобразуемое число А в системе счисления с основанием Р, причем исходное число разбивается на и частей, каждая нз которых содержит (1-1)-1 з-разрядов (Б щ О, 1, 2,(и); 1= .1 Я(ш + 1)/и, знак 1 х - ближайшее меньшее целое число, ш - максимальная разрядность входного кода; и - целое число, 2и ( ш. Старший разряд кода а( ,1 -1, каждой группы поступает на треугольные матрицы через входы 15 ячейки преобразователя 1 первой строки на входы 1 умножителя 13, на выходе которого появляется число, умноженное на константу Р исходной системы счисления. На сумматоре 14 ячейки 1 первой строки происходит суммирование результата умножения и цифры предыдущего разряда а 0(э+,) -2 преобразуемой части числа, поступаю щего на входы 16 ячейки преобразования 1. Младший разряд результата, полученный на выходах 6 ячейки 1 первой строки, поступает на входы 15 первой ячейки второй строки, а старший разряд этого результата, полученный на выходах 5 ячейки, поступает на входы 15 второй ячейки второй строки и т,д. В результате параллельного перевода каждой из и частей на выходах 8 каждой матрицы получаем и частей исходного числа А в счислении о. Результаты перевода, полученные на выходах 8 каждой матрицы, кроме первой, поступают параллельно на входы 15 соответствующих блоков умножения 2, на вторые входы которых подаются соответственно константы Р з в счислении о. Результат с выходов 8 первой матрицы и произведения, полученные на выходах каждого иэ блоков умножения 2, поступают соответственно на и группу входов многовходового сумматора 3. В результате суммирования на выходах 9 получается код преобразованного числа А в системе счисления с основанием ц. Операции умножения на блоках умножения 2 и суммирования на многовходоном+ 5 95245 х 65 х 813402 98 житель и сумматор,го разряда первой матрицы (д = 1,сть входного кода множимого первой столбца, выход стпри яче рмула из об е н умн стар толб зряд вход держивыходь.-го ПреобразовВ код с большиный в виде тртинных ячеек,ода нентель позиционногм основанием, выпугольной матрицыкаждая из которых со,едиячейршего нен с ки И днососумматоре 3 производится в о-ичнойсистеме счисления.Таким образом, за один такт рабо-,ты на, выходах 9 преобразователя кодов появляется код преобразованногочисла в системе счисления с основанием с 1.Исходя из этого, максимальная задержка процесса перевода составляет;ТЦР 1 (1 ем) 18 2)мекс А+ С+ Ссгде й - задержка сигнала одной ячейкой преобразования,А = (120011202112)(298715),задержка сигнала блоком ум 9ножения,- задержка сигнала многовходосвым сумматором,а время перевода числа А из счисления р в счисление с в известном преобразователе кодов, равноТА(р 1 (ш 1) А 10 П р и м е р. Перевести число А(120011202112) из троичной в десу тичную систему счисления. При пЗр з равны Зф 81 3 " 6561 а5 14449 разряда 1-й ячейки Ц 2 ш) 3-го столбца матрицы соединен с входом слагаемого Ц)-й ячейки (+1)- го столбца матрицы, выход младшего разряда 3-й ячейки х-го столбца соединен с входом множимого (3+1)-й ячейки -го столбца матрицы, вход множимого первой ячейки первого столбца матрицы и входы слагаемого 10 всех ячеек первого столбца матрицы соединены с соответствующими информационными входами преобразователя, вход выбора основания выходного кода которого соединен с .входами выбора 15 основания выходного кода всех ячеек матрицы, входы множителя которых соединены с входом основания входного кода, выход старшего разряда первой ячейки последней строки матрицы и 20 выходы младших разрядов всех ячеек последней строки матрицы являются выходом матрицы, о т л и ч а ю щ и йс я тем, что, с целью повышения скорости преобразования в него дополнительно введены (п)-я треугольная матрица, каждая из которых состоит 59 6из (15 - 1 з - Й) однотипных ячеек,где 1 = 1 в(ш + 1)/п, з = О,(и) блоков умножения и многовходовой сумматор, информационные выходыкоторого являются информационнымивыходами преобразователя, вход выбора основания выходного кода которого соединен с входами выбора основания выходного кода всех блоков умножения, всех ячеек всех введенныхтреугольных матриц и,многовходовогосумматора, первая группа входов которого соединена соответственно с выходами первой треугольной матрицы,остальная (и)-я группа входов многовходового сумматора соответственносоединена с группами выходов блоковумножения, входы множимого которыхсоединены соответственно с выходамисоответствующих треугольных матриц,входы множителей блоков умножениявсех блоков умножения соединены с со"ответствующими ведовыми вхОдами преобразователя.1444959 Составитель М. АршавскийТехред Л.Сердюкова Корректор М.Максимишинец,т а ааьаищее едактор И.Сегляник каз 6515/57 9 о ро ственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,НИИПИ Государственного по делам изобретений 35, Москва, Ж, РаушПодл комитета СССР открытий кая наб., д.