Преобразователь двоично-десятичного кода в двоичный

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ЯО 1336250(51)4 Н 03 М 7 12 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(46) 07.09,87. Бюл. Кф 33 (71) Донецкий государственный университет(56) Авторское свидетельство СССР Р 9303 13, кл . Н 03 М 7/12, 1980 .Авторское свидетельство СССР Кф 1193824, кл . Н 03 М 7/00, 1980.(57) Изобретение относится к вычислительной технике и цифровым автома-там, в частности к преобразователямкодов,и может найти применение в различных цифровых специализированных измерительных устройствах.Цельюизобретенияявляется повышение быстродействия,что достигается благодаря соответствующему изменению связей в преобразователе, содержащем три двоичных сумматора 1, 2, 3 и три элемента ИЛИ 4,5, 6. 1 ил.Изобретение относится к вычисли "тельной технике и цифровым автоматам, в частности к преобразователямкодов, и может найти применение вразличных цифровых специализированных измерительцьгх устройствах.,Цель изобретения - повышение быстРодействия.,На чертеже показана йункциоцальцаясхема преобразователя.Схема содержит двоичные первый 1(пятиразрядный), второй 2 (двухразрядный), третий 3 (восьмиразрядный)сумматоры, и три элементы ИЛИ первый 4, второй 5 и. третий б.Преобразователь работает следующим образом,Разряды сумматоров 1-3 имеют определенные веса. Сумматор 1-2 , 2 , 2.,.") 172 , 2 соответственно, сумматор 2-22 и сумматор 2-2", 2-, 2 , 2 , 22 , 2 , 2 соответственно. Каждый6 т вразряд двоично-десятичного кода поступает на входы разрядов сумматоров,веса которых в сумме составляют егодвоичный эквивалент.В силу свойств двоично-десятичногокода в четвертом и втором разрядахсредней тетрады и четвертом и третьемразрядах старшей тетрады входного кода не могут одновременно появитьсяединичные значения кода. Поэтому соответствующие разряды двоичцо-десятичного кода поступают попарцо па входы элементов ИЛИ 4 и 5, соединенных с входами сумматоров, веса которых входят в их двоичные эквиваленты,.Выходные сигналы сумматоров поступают с указанными весами ца последующее сумьярование и ца выходы, образуя двоичный код, Так как невозможно одновременное появление единиц на выходе переноса сумматора 3 и в четвертом разряде старшей тетрады входного кода преобразователя, что связано с ограничением последовательности разрядностью преобразователя, то десятьгй разряд двоичного кода формируется с помощью элемента ИЛИ б,Быстродействие преобразователя определяется наиболее длинной цепью распространения сигнала, которая составляет восемь одноразрядньгх сумматоров и один элемент ИЛИ. Формула изобретения Преобразователь двоична-десятичного кода в двоичцьгй, содержаший) )10 5 О 55 ер вгй . вт О")ОЙ и третий дн си) ) ые сум маторы н первый., второй и третий элементы ИЛИ, причем вход первого (младшего) разряда младшей тетрады входного кода преобразователя соединен непосредственно с выходом первого разряда выходного кода преобразователя, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, в преобразователе. вход второго разряда младшей тетрады входного кода преобразователя подключен к первому входу первого разряда третьего сумматора, первые входы второго, третьего и четвертогс разрядов которого соединены с выходами первого и второго разрядов и выходом переноса второго сумматора входы третьего и четвертого разрядов младшей тетрады входного кода преобразователя соединены с вторым входом второго разряда третьего сумматора и входом переноса первого сумматора соответственно, гервый вход первого разряда которого и первый вход пятого разряда третьего сумматора подключены к входу третьего разряда средней тетрады входного кода преобразователя, вход первого разряда которого соединен с вторьвги входами первых разрядов первого и третьего сумматоров, вход первого разряда старшей тетрацы входного кода преобразователя соединен с первыми входами третьего и четвертого разрядов первого сумматора и первого разряда второго сумматора, первый вход второго разряда которого подключен к выходу пеовогс разряда первого сумматора, первые входы второго и пятого разрядов которого и первый вхоц первого элемегга ИЛИ соединены с входом третьего разряда старшей тетрады входного кода преобразоватевход второго разряда кс)срсгс подключен к вторым входам второго разряда второго сумматора и четвертого и пятого разрядов первого сумматора, вторые входы второго и третьего разрядов которого соединены соответственно с выходом второго элемента ИЛИ и с вторым входом первого элемента ИЛИ, объединенного с первым входом третьего элемента ИЛИ и входом четвертого разряда старшей тетрады входного кода преобразователя, вход четвертого разряда средней тетрады которого соединен с первьии входами второго элемента ИЛИ и шес133 Составитель Н.Шелобанова Техред И.Попович КорректорС.Шекмар Редактор С,Патрушева Заказ 4055/5 б Тираж 901 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 того разряда третьего сумматора,первый вход седьмого разряда которого и второй вход третьего разряда которого подключены к входу логического нуля преобразователя, вторые входыс четвертого по седьмой разрядов третьего сумматора подключены соответственно к выходам разрядов с второгопо пятый первого сумматора, выходпереноса которого соединен с первымвходом восьмого разряда третьего сумматора, второй вход того же разряда б 250и выход переноса которого соединены соответственно с выходом первого элемента ИЛИ и вторым входом третьего элемента ИЛИ, вторые входы первого 5разряда второго сумматора и второго элемента ИЛИ подключены к входу второго разряда средней тетрады входного кода преобразователя, выходы разрядов с первого повосьмой третьегосумматора и выход третьего элемента ИЛИяв - ляются выходами с второго по десятый разрядов выходногокода преобразователя.