Устройство для преобразования двоичных чисел в двоично десятичные и обратно

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 3 М 7 12 ЕНИ Ное 8 имп вым в эти цифрыее вес озиция ка х ому к оответств числа эффиц сходном числ нту ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗ ВТОРСКОМУ СВИДЕТ(56) Патент Великобритании У 1544015, кл. С 4 А, опубл, 1979.Авторское свидетельство СССР У 1142826, кл. С 06 Р 5/00, 1983. (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ДВОИЧНЫХ ЧИСЕЛ В ДВОИЧНО-ДЕСЯТИЧНЫЕ И ОБРАТНО(57) Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах ЭВМ. Цель изобретения - повышение быстродействия преобразования. Предлагаемое устройство содержит входной сдвиговыи регистр 1, блок 3 промежуточных преобразований, распределительульсов, выходной регистр 7.устройстве является введени счетчика 2 цифр, регистра 5 промежуточных преобразований, сумматора 6, а также новая структура блока промежуточных преобразований. Принцип работы предлагаемого устройства основан на том, что исходное число, подлежащее преобразованию и состоящее из К шестнадцатиричных или десятичных цифр, может быть представлено как сумма К чисел, каждое из которых состоит из одной какой-либо цифры исходного числа и нулей в остальных пози, ределитель 8 импульсов, выходы 9-12распределителя импульсов.Принцип действия устройства основан на том, что исходное число, подлежащее преобразованию и состоящее из 20К шестнадцатиричных или десятичныхцифр, может быть представлено каксумма К чисел, каждое из которых состоит из одной какой-либо цифры ис-.ходного числа и нулей в остальных позициях. Позиция каждой цифры в этихчислах соответствует.ее весовому коэффициенту в исходном числе. Следовательно, результат преобразования можно представить в виде суммы преобразованных значений цифр преобразуемогочисла с учетом их весовых коэффициентов, Преобразование цифр исходногочисла происходит в элементах 4.1-4.ппамяти,35Работу устройства представим на примере преобразования 32-битного двоичного числа в десятичное. Макси-. мальное положительноедвоичное число,40 которое может быть представлено в 32- битном регистре, равно 7. Это число после преобразования в десятичное имеет значение 214783647, следовательно, количество элементов памяти п=9. Предполагается, что в исходный45 момент преобразуемое число находится во входном сдвиговом регистре 1, а счетчик 2 цифр, регистр 5 промежуточных преобразований и выходной регистр 7 имеют нулевое значение.50В начале работы устройства младшая цифра преобразуемого числа с выхода входного регистра 1 поступает на первые входы элементов 4.1-4.9 памяти, На вторые входы этих элементов посту пает нулевое значение счетчика 2 цифр. Код адреса, образованный значением преобразуемой цифры и значекием счетчика цифр, вызывает чтение в элементах памяти преобразованного значения этой цифры. Например если эта цифра имеет значение Р (1:11), то код адреса РО (1110000) в элементе 4.9 памяти вызывает чтение цифры 5 (0101), а в элементе 4,8 - чтение цифры 1 (0001). В остальных элементах код адреса РО вызывает чтение н". - лей. Образованное число на выходе элементов 4.1-4.9 памяти, состоящее из нулей в старших разрядах и кода 0001 0101(15) в младших разрядах, представляет собой преобразованное десятичное значение шестнадцатиричной цифры Р, Это числа с выходов элементов 4.1-4.9 памяти через регистр 5 промежуточных преобразований поступает на первый вход сумматора 6 и на первом шаге преобразования складывается с нулями. Полученная сумма поступает на выходной регистр 7.В следующем шаге преобразования содержимое регистра 1 под управлением сигнала сдвига, поступающего с выхода 9 распределителя 8 импульсов, сдвигается на одну тетраду вправо и на первые входы элементов 4."1-4.9 памяти поступает следующая цифра преобразуемого числа. Одновременно сигнал сдвига увеличивает на единицу значение счетчика 2. Если значение второй цифры также Р (1111), то код адреса Р 1 (11110001), образованный значением этой цифры и значением счетчика цифр, вызывает чтение и передачу на выход элементов 4.7-4.9 памяти кода 0010(2), 0100(4), 0000(0) соответственно, который является десятичным значением (240) шестнадцатиричного числа РО.На выходе остальных элементов памяти появляются нули. Это число (00000240) через регистр 5 промежуточных преобразований поступает на первый вход сумматора 6, на второй вход которого с выхода регистра 7 поступает результат преобразования предыдущей цифры (00015) . Сумма этих чисел (000255) представляет собой преобразованное десятичное значение шестнадца-. тиричного числа РР младших двух цифр исходного числа. Эта сумма является промежуточным результатом преобразования и с выхода сумматора 6 через регистр 7 поступает на второй вход сумматора 6 дпя участия в сложении в следующем шаге преобразования с результатом преобразования третьей циф1388995 4я. Формула изобретения ственно первым, третьим и вторым входами блока промежуточных преобразований, а выходы элементов памяти являются выходами блока промежуточных преобразований.Андреасяннык Корректор И. Муска Составитель ЭТехред Л.ОлийРедактор Т. Парфенова Заказ 1585/56 Тираж 928 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5 с Производственно-полиграфическое предприятие, г. Ужгброд, ул, Проектная, 4 ры исходного числа Далее сдвигаетс вправо на одну тетраду содержимое входного регистра 1, увеличивается значение счетчика 2 цифр и цикл пре 5 образования повторяется, В последнем шаге на выходном регистре 7 образуется результат преобразования исходного числа, расположенного на входном регистре 1. 10Режим работы устройства определяется значением сигнала на выходе 10 распределителя 8 импульсов. В зависимости от значения этого сигнала происходит активизация одной иэ областей адресного пространства элементов памяти и устройство работает или в режиме преобразования двоичных чисел в десятичные, или в режиме преобразования десятичных чисел в двоичные. Значение сигнала на выходе 10 распределителя импульсов определяет также режим работы сумматора б, который работает или в режиме сложения десятичных чисел, когда речь идет о пре образовании двоичных чисел в десятичные, или в режиме сложения двоичных чисел,.когда идет речь о преобразовании Десятичных чисел в двоичные,: Устройство работает конвейерным З 0 способом.Когда в элементах 4. 1-4. и памяти.происходит преобразование очередной цифры исходного числа, в сумматоре 6 происходит сложение промежуточного ре-. зультата преобразования с результатом преобразования предыдущей цифры преобразуемого числа. Когда результат преобразования очередной цифры передается в регистр 5, выходная информа ция сумматора передается в регистр 7, а содержимое входного регистра 1 сдвигается вправо и увеличивается на единицу значение счетчика 2 цифр.Конвейерная работа устройства обеспечивается разделительными регистрами 5 и 7, которые синхронизированы тактиру ющими синхросигналами, поступающими с выходов 11 и 12 распределителя 8 импульсов Устройство для преобразования двоичных чисел в двоично-десятичные и обратно, содержащее входной сдвиговый регистр, информационный вход которого соединен с информационным входом устройства, а вход синхронизации" с первым выходом распределителя импульсов, блок промежуточных преобразований, первый и второй входы которого подключены соответственно к выходу входного сдвигового регистра и второму выходу распределителя импульсов, выходной регистр, выход которого является выходом устройства, а вход синхронизации подключен к третьему выходу распределителя импульсов, о т л и ч а ю щ е е с я тем, что, с целью повьппения быстродействия, в него введены счетчик цифр, регистр промежуточных преобразований и сумматор, а блок промежуточных преобразований содержит и = Н/4 элементов памяти (где Н - разрядность преобразуемого числа), причем счетный вход счетчика цифр соединен с первым выходом распределителя импульсов, а выход - с третьим входом блока промежуточных преобразований, выходы которого подключены к информационным входам регистра промежуточных преобразований, вход синхронизации которого соединен с четвертым выходом распределителя импульсов, второй выход которого подключен к входу задания режима сумматора, первый н второй информационные входы которого соединены соответст- венно с выходом регистра промежуточных преобразований и выходом выходного регистра, а выход - с информационным входом выходного регистра, пер-. вый, второй и третий адресные входы элементов памяти являются соответ